10 Chipcoin
有沒人有類似這個的疑問?$ P4 p- A( o$ E6 K9 }) G1 i4 t
Can someone tell what are the different EDA tools that exists?
' j9 y- s' I Y1 R4 f t: K- F
* {; O7 w) G8 t4 R+ n 本版這些主題(投票、討論)你都看過了嗎?
: N1 _- }- l8 e! @ \ ; ?8 _& W8 L0 k6 w& @
EDA戰雲密佈!RD戰力分析? ) B: T3 O6 P9 H% N2 ~
實現65 nm設計需要購買哪些DFM工具?
; n- ^/ p% N4 K! _: D. O$ S DFT 使用工具調查 DFM 工具戰力分析
5 s; |/ A7 Y; x# C% A Cadence軟體工具介紹 Synopsys軟體工具簡介
0 F& H( |$ A+ E/ B 預測2007年十大熱門EDA議題 # q* m) k! c2 e1 z7 I' m5 A( u# w
" S T, u! \8 g
EDA Innovation through Merger and Acquisitions & ~/ P7 N# `! F9 ]1 V3 P
6 Q0 ~* `, Q1 `& J; w1 y1 g. [7 M
% m' A7 v& k6 O
1 A' a j9 E" m3 e 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
$ j- M: j1 \' c' ]: {, s 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : ; j5 @5 I- n9 T$ k
2 \9 c/ H5 L+ E) ?9 M* \) q 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
- z2 ^' Y% \/ E. s
# Q) g6 Y$ f& K 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?8 h1 S! v, ~+ {
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
) s ]: p f6 x& K 3.激勵方案:也許... $ I* [0 w3 T3 j; I6 e3 f+ \+ Q* p- m6 H
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
1 S& Y' I) _' A9 D L! K1 y chip123 在沒有 APR 討論區 : $ r0 ^$ q- S+ P: q* C( [
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
& }. y4 W2 Q* V
3 s. R! [7 U9 V: R- T [* Z0 i- A chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
" T( g- S/ m6 d3 C+ a
, ~6 O0 p9 q- h" o" I) [. v O. l( X EDA 電子設計自動化
# X: g) K' H* |1 m Ø ESL設計與模擬design & simulation
$ }7 m9 h" S% r) j/ |& E Ø RTLsimulation
g( I$ c$ f* g5 `1 V) T Ø 邏輯合成 Logic synthesis
- P2 ^/ j5 |# ?" l4 \7 A+ U Ø IC 實現 (Implementation) # J9 q- _6 u" @/ @. \- T' B1 X! i9 p
Ø 定製佈局和佈線 Custom layout
/ B2 Y, |. y6 P Ø 設計規則校驗 Design Rule check - k$ e; W Q! @' v( E
Ø 解析度增強 (RET) 技術 / l! ^, f- y! q$ a: B0 R' m
Ø PCB 版圖工具 layout tool
- C0 r. ?: L: m, F8 u3 H8 @! L- R4 q$ A& n Ø FPGA 整合
) u |! I2 x0 ^& O$ S% _
0 H- |% J7 A3 \& V. i$ Q7 P EDA Tools 的次分類
- E$ g% H) K& |; a2 k9 P& C" u
- M( n, F; B2 M; m% } RF Simulator ( Xpedion )
4 x( T5 b2 l' y$ u Transistor-Level Debug System ( Sandwork )
# n2 l1 d' B+ c1 }7 V Project & IP Management ( Synchronicity )
( t8 q/ S3 h% F HDL Simulator and Designer Series ( Mentor )
- v3 Y7 N: o5 ?9 L0 ^% r Characterization ( Magma's Silicon Correlation Division ) # B1 {; w5 [9 X4 l8 R
PCB Layout & Signal Integrity ( Mentor ) 2 S1 |9 C( J% S H
Physical Synthesis and Prototyping System ( Sierra Design )
m( F/ _2 |% j! p. f5 Q, [ Automatic Constraints Generation ( FishTail )
0 x+ V* h9 h$ u- z Verification and Emulation ( EVE )
, w* E: c+ X/ e7 _7 \+ [2 O Power Analysis ( Sequence ) 7 k( p# x$ [4 R
Integration of OrCAD & PADS PowerPCB ( Precience )
* Q0 n2 ]7 J4 e9 L; K2 V2 ^ Component Obsolescence & Supplier Management ( Precience )
. f1 i. R8 y' x7 v2 ^ PCB CAM ( WISE Software ) 8 k$ Z8 e* l3 t% R, G# T
8 L+ T' S$ V! {, ?( r: u' c EDA環構服務 : \1 `( S( ?3 }* u y4 R* }0 I* K
http://www.nspark.org.tw/nspark/EdaServiceAction.do
* \& Z; _5 L9 T: E+ D# Q
我來回答