10 Chipcoin
有沒人有類似這個的疑問?
3 ~+ Q/ s+ D0 }! R Can someone tell what are the different EDA tools that exists? : B; J% Y& T; S# P. S+ w4 P
6 v/ t4 d7 @& Y" B+ p$ {* J 本版這些主題(投票、討論)你都看過了嗎?, t: x4 a4 H% j4 {% j5 u* m
9 W2 E7 m( X: X0 n
EDA戰雲密佈!RD戰力分析? ) I8 T' G& {' o, O
實現65 nm設計需要購買哪些DFM工具? ( y& M3 l6 l* S7 a8 H
DFT 使用工具調查 DFM 工具戰力分析 : |, X! `& S- c5 h9 i
Cadence軟體工具介紹 Synopsys軟體工具簡介
+ @" J( d1 O% }0 T+ k 預測2007年十大熱門EDA議題 4 Q2 F+ ^0 G3 X, Y& e* [- t3 W
8 F. q/ M# B8 y0 z3 o
EDA Innovation through Merger and Acquisitions
4 V; U* k; V0 D( O2 s ( d% T7 Y7 b2 C; d) v
5 `/ X$ `* a) d0 H
" a" P. {$ {7 w& x 但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
' [( e8 T" Q3 u( k7 `5 K3 U 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
4 W% Q9 z; F0 S# o3 A 2 [' i0 e0 r$ p) e R/ Z3 k/ G! v
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:) }/ p- H& O9 X$ ?# x) v
0 D) L% h u2 P
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?& w# w+ S. w0 X6 x
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? / J* T# S3 [. M) |( g' C* C
3.激勵方案:也許... & o2 l; T4 p) m' R
Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
; f. u/ n# m: S3 D8 Y chip123 在沒有 APR 討論區 : ; h) h5 ~, a7 y8 ~7 g* z) m
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. * ]: o4 v, {% ]7 x5 | I7 }2 k" ^
U$ \ z% K, g( @ chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
, Y- Y% B; d& R/ j& }% H ! f1 u& [; o+ Q: h0 p8 G. t
EDA 電子設計自動化 : D. ]: i: Y7 d+ O
Ø ESL設計與模擬design & simulation ) g& N! Z- Z$ y% I7 g
Ø RTLsimulation
. q! `" _% p. K4 y+ e7 k1 {* K Ø 邏輯合成 Logic synthesis " _+ Y' ]6 C4 Q9 O
Ø IC 實現 (Implementation)
3 b& ?5 W" e- c Ø 定製佈局和佈線 Custom layout ) ` Z8 j# A; V& x$ N
Ø 設計規則校驗 Design Rule check 0 T: c& G# F; p4 _! r$ A9 X, {; h
Ø 解析度增強 (RET) 技術
! P: v9 Y$ _ l! K, [- k8 _; v Ø PCB 版圖工具 layout tool
) z9 i5 A2 c$ T; z* Y, U Ø FPGA 整合 3 J* x! Y' K }7 {, i
5 n7 U* ^& d' A) y EDA Tools 的次分類 * a* T" J9 H* L" t; l4 B
! G" R9 @# F% L RF Simulator ( Xpedion )
3 S/ t( `! `& t5 t Transistor-Level Debug System ( Sandwork ) ! F+ i" G0 D; S. }: S; ?6 l& t5 @
Project & IP Management ( Synchronicity )
5 l5 e& {6 s9 b* c) q HDL Simulator and Designer Series ( Mentor )
! u c, U5 B4 a0 l* m: ]( E Characterization ( Magma's Silicon Correlation Division )
$ ^2 r D. W3 \6 j PCB Layout & Signal Integrity ( Mentor ) . @8 S7 h$ \8 K$ D& K& X3 b
Physical Synthesis and Prototyping System ( Sierra Design ) 4 t% [4 d4 B3 ` R, b% |
Automatic Constraints Generation ( FishTail )
8 F) G: K; V+ H1 j Verification and Emulation ( EVE ) S5 k4 p/ `/ m% x V; ^
Power Analysis ( Sequence ) 3 ]9 ?# g/ J2 U6 P8 f5 x
Integration of OrCAD & PADS PowerPCB ( Precience ) ; V# F& {5 j2 b
Component Obsolescence & Supplier Management ( Precience ) " \8 e$ c' h# Y. |9 c( c! j7 B
PCB CAM ( WISE Software )
F) f8 s8 `2 }4 P % h1 q* p: ~/ C) j- |# M$ {! M
EDA環構服務
7 c4 e6 I7 A6 J1 E http://www.nspark.org.tw/nspark/EdaServiceAction.do ! `2 p8 I" N' H$ A6 N
我來回答