|
成也蕭何, 敗也蕭何
在SOC production test的世界中, 設備使用的"彈性"也是降低持有成本的必要條件,
5 ^5 E& b( \# u: v! ]4 O5 w愛德萬自原先專注的記憶體測試市場欲跨入SOC測試, 利用其Handler最大並列同測能
2 r y+ z9 N. _$ a力(每次16個元件, 一般Memory Handler每次可測256個元件) 來提高效率並降低成本,7 M7 p, F3 G' u0 _ k( T
乍聽之下似乎超越現在的系統 (一般每次可測4個元件) 但是
! M, ]0 |4 l" t# c7 u* y: y5 Q1. 愛德萬的Handler並無法與其他廠牌測試機連接運作 (愛德萬不提供連線電氣規格), 設備投資彈性不足.( L9 l# n1 c* A; _/ t3 a: v Y
2. 愛德萬的Tester無法與其他廠牌Handler連接運作, 萬一產品封裝格式M4841不支援, 生意也別想接了.
4 I O1 ]( j1 J* @( ~# x( ]( G f3. 大型SOC使用高腳數大尺寸IC封裝, Tester I/O數量頂多支援同時測試2~4個元件, Handler再強也無用武之地. h, S5 _$ [# j
5 b, K4 L* @' S2 _換言之, 中型腳數(<=200pin) 之消費型IC, 應該是最能發揮該系統每次可測16個元件高效率的目標市場,
4 O5 C; z- X5 _6 c' U但是per pin 500Mbps or 800Mbps的高貴I/O又超出該市場所需, 開發低價200Mbps的I/O模組及6 Y: U! @; ?: Z J/ O; c
高速3.6Gbps高速序列介面模組(for few LVDS/PCIe/SATA2/HDMI pins)才是符合市場發展的策略.
5 s; L- i4 x f9 j/ }0 A& _- ~4 Q6 z/ M
另外該宣傳稿未見SOC測試常見支援Video AD/DA測試之14bit HF-AWG及Digitizer. Audio band的AWG( [3 p5 }9 P: r1 t
及Digitizer也不知resolution(18 or 24bit?)及noise floor (or SNR). 此外, 元件power supply channel數
" M& D: O7 z0 S) k9 s% A也是重點, 一般SOC的pad power與core power電壓不同, 再把analog power分離, 一個元件就需要至少
1 t- V7 E! R/ _7 M$ f3個分離電源, 測試機至少要能提供48~64個可程式分離電源, 才能達到宣傳的"一次可測16個元件".! P9 e' I2 i3 [ d# i' u! t' {& Q. P) {, u
* P& o8 N, n5 ?" P/ X0 k* @9 S愛德萬T2000被Intel大量採用, 想必有過人之處, 但是台灣測試產業面對多變的環境及各種客戶, & a' d! l% k/ R& _
彈性與效率是同等重要, 既然名為Open, 真的多open一些連接規格反而比較容易活. |
評分
-
查看全部評分
|