CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
. E7 D4 l5 g0 r閘數隨著增加，伴隨所需之輸入測試樣本也就越
7 M* J" u6 l5 W+ c' }7 y1 `多，而如何在短時間內完成功能驗證(Functional
& u4 Q+ n- b$ n- q3 B6 s, LVerifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
6 d/ Q; t- B5 z3 n方式需要用電腦去計算更多的邏輯閘，需要更多的
$ {2 N* d& Q5 [+ T* b! s, E模擬時間，以致於模擬驗證成為整個設計流程中最
6 E7 \& M0 b0 |8 A4 c費時的一環，進而成為設計流程的瓶頸。國家晶片
( P# g0 T2 ^( d% y9 y$ m/ }( F6 T# f系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
Aptix公司之System Explorer-MP4CF硬體仿真平台
作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
0 l* G/ L" q' T* c仿真平台功能雖強大，但操作流程卻需整合了眾多
( c) H2 A8 `1 i- P  H

遊客，如果您要查看本帖隱藏內容請回復

[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?
' s* D/ ^  o' d
看來附檔是國研院刊物的技術報告了
6 i! d; w1 P( V: W/ P9 ~- y. e
6 d1 `$ R9 H/ ]; E# u9 a主文是講 Aptix 這一台掛掉一半的平台
; }% F8 y( \2 y7 Q雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便
8 {* x# i/ L6 p$ L! d# e
/ G$ \8 g8 e- [4 k  a% C2 t主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
& h& y& _) J! T! g提供了一個軟體可把這個IP給partition到這N棵FPGA
, N5 a% ]7 K4 V, k+ f+ v+ R但整個design flow還是要靠ISE及FPGA synthesizer才能work
整個flow感覺有點勞師動眾的
' I5 c5 |7 y" u( ^7 e7 W8 \! D$ `
8 B3 `. J6 _% r" n6 R/ e! m但若設計的IP真有那麼大也不失為一個選擇
5 N0 \# z: i, y# v! A6 [
& q) f4 P8 U& Y0 y只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
所以去學這東東的價值就很值的商確了
; F8 j$ u/ {8 `% q- {
[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]