CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
閘數隨著增加，伴隨所需之輸入測試樣本也就越
多，而如何在短時間內完成功能驗證(Functional
6 p$ \+ F& p- A1 w+ b: _Verifi cation)就成為整個設計流程的關鍵所在。傳統
3 \! ?* H7 k% G電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
% ]: |) F8 y% ~) L  h1 E方式需要用電腦去計算更多的邏輯閘，需要更多的
1 r/ S; {3 {5 Y% \% d模擬時間，以致於模擬驗證成為整個設計流程中最
費時的一環，進而成為設計流程的瓶頸。國家晶片
$ i+ G" k- A" G8 y& c# X+ d) b系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
; Z& A# U) n6 d) P8 _! V  }Aptix公司之System Explorer-MP4CF硬體仿真平台
& s+ y" g  {9 B- }' R作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
9 |% g! `; a# b. c3 |6 w0 ^仿真平台功能雖強大，但操作流程卻需整合了眾多
% d" }" @: X8 N2 ?  L! v- K

遊客，如果您要查看本帖隱藏內容請回復

% q" W, S1 l+ S# T% W. z% \' g* H
[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?

9 M4 V1 I6 ]$ J" w2 Z; z看來附檔是國研院刊物的技術報告了

主文是講 Aptix 這一台掛掉一半的平台
9 d/ }& G% O- p2 \+ R雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便
  c  O: |+ f+ i0 A* A- k
, E6 n, I( n" ]+ C4 u9 a+ l: N6 f; J主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
提供了一個軟體可把這個IP給partition到這N棵FPGA
但整個design flow還是要靠ISE及FPGA synthesizer才能work
; C& t! L2 c( }( R; V0 \整個flow感覺有點勞師動眾的
* l* @0 P$ w+ o* u
但若設計的IP真有那麼大也不失為一個選擇

- N' }8 `6 p3 c7 ?只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
所以去學這東東的價值就很值的商確了
9 ^. ~0 w; m) d% ~$ e; a" @* d
[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]