Virtuoso 做 CDLout 遇到的問題!!!

shangyi

一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file
9 A/ l, v+ G4 |' U/ ]
1 j( ^0 ]. W6 M4 ]) x5 ]再進行Hspice模擬  在CDLout設定時 其Netlisting Mode

/ T- D+ ^: U0 v& m0 v的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項

但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)

3 O" E* I8 T; \/ M, B所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?

+ Y0 E! C" P& J% c! c6 [另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)
6 j/ Z) Y: p" D, n: u7 ]" S% y- e
, |- Z8 J" @! a2 f請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm

* M! Z. a4 g3 y  y( r9 G敢請高手賜教  在此先行謝過!!  <_O_>
% {) h' n& g( H2 a


4 a- B! |7 y5 m. z7 _

rockmen40

電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。

cmyangf

你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.