Virtuoso 做 CDLout 遇到的問題!!!

shangyi

一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file
( G' t' M. u; `5 U( I- S' P
2 q9 U$ {9 ~: r+ C8 _再進行Hspice模擬  在CDLout設定時 其Netlisting Mode

8 \& V+ ~1 {- T9 `的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項

! ]+ t1 a) X2 f' t% c1 ^但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)
* h5 C' Q) d- y4 A- \
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?
6 ^3 L" \9 V! Z6 L2 I3 M
* s/ Z6 e* r4 b, s) U, d+ z另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)

請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm

: V4 L; t' ^- g: v敢請高手賜教  在此先行謝過!!  <_O_>
- D2 g0 \* o" P+ U. l9 m
& O+ y) b1 s! z$ D( U
: @/ [9 J/ d4 w

rockmen40

電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。

cmyangf

你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.