關於ECC-Decoder的效能測試....

rockmen40

想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？

目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。
& t! w5 ^: C* g/ m" ]
手邊目前所擁有的資源是：
) W- y4 v: [# v) s1 y8 U/ N
+ ~+ c* y1 y4 T) W- y$ J1.使用Cadence畫好電路的ECC-Decoder。
) T. Q+ e! b2 A/ Z+ W2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。
1 u% M/ K3 H( C" A3 r) |3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。

- q- L4 k. r3 f2 w+ X希望有請板上的高手為小弟解答，謝謝！

" J( q7 C3 `: [
* }8 \& E, i- Q/ \0 K% Q! ]3 KP.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。