關於ECC-Decoder的效能測試....

rockmen40

想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？

7 [& [8 Y7 `. z" q; T目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。
3 ]4 ~/ ?) P3 b  M
' x  U5 n8 y! \/ m" M) u$ _手邊目前所擁有的資源是：
: b" P0 s: _' [' a
: L9 @# |: w, U8 n1.使用Cadence畫好電路的ECC-Decoder。
2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。
1 E0 Z2 b6 @% a& U8 X7 R3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。

希望有請板上的高手為小弟解答，謝謝！

( [2 U. B  t0 [2 J' u
5 _# n" Y* K: J9 ]" J+ W- gP.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。