TSMC 0.18 MIM電容LVS錯誤

ccy3065

請問各位高手.我已經畫好了一個MIM電容.
畫法如下.
! v- c9 x' D2 Z1.先打上VIA56
2.用CTM5和Metal6(這兩者同樣大小)覆蓋再VIA56上
3.再來是Metal5包住.略大於1和2
" I. i; s$ h; K+ H4.最外層用CTM Dummy包起來
$ f2 v" Q+ y9 h1 i3 Z. M% b% t
4 p$ [+ B* d+ g0 {; K; D( d8 Q6 m1 ]3 ?9 LDRC已經確認過了.但是LVS有誤.
4 l: D* L& m5 z; k. ~
LAYOUT NAME                                           ne  SOURCE NAME
% x/ l. I) h9 o  @: F9 X1 ?************************************************************************************************
# @- Q, [) `% A; u; w- v, ZC0(-96.425,-81.585) C(M5)                                C0  C(CP)
' p2 ~7 V8 I" d: p" e) u1 C  bad component subtype
! r$ r% B8 A: {' @

4 {4 B& Q: R" Y% b5 a7 O請問是不是我有少包了dummy之類的.因為layout好像是只有看到M5.但是.sp檔是識別成電容!
謝謝各位啦!!

JoyChou

怎麼看起來你的SP檔是要你畫POLY電容的樣子?
4 C) t3 N8 ]% ^$ c你們的MIM電容在netlist裡是定義成怎樣的TYPE?

ccy3065

感謝J大.我已經解決了!
; d& D+ I9 t# ]: w& K# ~) E果然是你說的問題.
我的schematic呼叫錯了!
6 j+ ~- I$ m' \" Y9 m/ D2 i+ F% b謝謝你!!