應用在邏輯電路合成的等同驗證 (ICCAD papers)

masonchung

Inductive Equivalence Checking
時序重整(retiming)與合成再生(resynthesis)是時序電路最佳化中最實際且重要的方法，然而由於驗證的困難度，這些方法並未廣獲業界運用。
' {% e0 g' r! H6 i9 q將數學歸納法的完整驗證條件推至極限，能完整驗證以往所無法驗證的合成作用且能實際處理更大電路，助於提升合成方法於業界的運用。
5 i  ]$ Z5 T) G; w

遊客，如果您要查看本帖隱藏內容請回復

kib70746

嗯~~有興趣來看看去，先謝謝囉

meteor523

不錯喔，最近都在用邏輯電路，尤其是時序的部份XD，謝謝大大地提供