|
|
最近利用cadence的SpectrVerilog來跑mixmode simulation0 p7 W6 z7 \* L" {; m% s, k( R
首先我的verilog file先只跑digital的simulation
' d0 G9 O8 `( S& G0 r7 w搭配上test bench後 用nwave看到的波型是我所預期的8 x/ _: }) |& ]. f& l5 m
然而我將其拿到SpectreVerilog去跑時6 d" P! ?- H9 _, e0 `
將input如clk reset等input訊號換成真實的類比訊號2 W. E: I$ S/ p3 v$ k
並跟當初跑testbench所給的訊號盡量一致& Y% o( K( D3 l0 `1 }" f
如此去跑mix mode simulation
& T3 q) e; T9 N S, b7 {5 g5 q發現跑出來的波型蠻詭異的
4 i% u2 X {1 m3 c; {' Y. z有時候clk給太慢時 他出來的波型就錯了. m4 y4 i& n+ K) n; r; J
clk快一點的時候反而是正確的8 W% j- J9 w/ w- O
我的verilog file還尚未synthesis過6 R/ _% |$ c$ r, r# N
照理跑出來的訊號應該會跟只跑digital模擬時一樣" h% o- r6 z p* @ Z
然而跑SpectreVerilog卻出錯
. V' `+ F. m5 ?, n; R請問一下這種問題該如何解決
- J+ K! I3 m$ Q$ c5 t3 N1 [; U謝謝 |
|
IP卡
狗仔卡
發表於 2009-6-9 18:04:06
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡