|
|
最近利用cadence的SpectrVerilog來跑mixmode simulation6 j: U7 [/ K- K# q9 R8 P
首先我的verilog file先只跑digital的simulation
1 f( R: u5 a, L搭配上test bench後 用nwave看到的波型是我所預期的
( s5 F2 r6 ~/ _2 A然而我將其拿到SpectreVerilog去跑時
m1 y" p' Y2 o& r將input如clk reset等input訊號換成真實的類比訊號4 t: ~ M1 @( H. s* ]1 j8 M
並跟當初跑testbench所給的訊號盡量一致
7 q* f* p1 a7 W1 y9 `: e$ X$ S如此去跑mix mode simulation
# B- [1 w. ~+ x8 A7 [發現跑出來的波型蠻詭異的
! S0 e4 h8 D5 J# l- W% ^有時候clk給太慢時 他出來的波型就錯了4 [2 F% p4 S5 V' z/ w+ T
clk快一點的時候反而是正確的! x& p& @/ |, a( e3 R, H2 l' ]
我的verilog file還尚未synthesis過) i, q- f. f& T) k% q" Q
照理跑出來的訊號應該會跟只跑digital模擬時一樣+ I, g/ ]' x% U
然而跑SpectreVerilog卻出錯/ q( @2 N" |* h% x# B# ^
請問一下這種問題該如何解決 N! p3 u% n/ {' o. x7 n" H- z
謝謝 |
|
IP卡
狗仔卡
發表於 2009-6-9 18:04:06
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡