關於SpectreVerilog的問題

squirrel316

最近利用cadence的SpectrVerilog來跑mixmode simulation
首先我的verilog file先只跑digital的simulation
搭配上test bench後 用nwave看到的波型是我所預期的
然而我將其拿到SpectreVerilog去跑時
( W  {) H1 @5 S+ R; U  b將input如clk reset等input訊號換成真實的類比訊號
- G- G& C+ v- ~! c) E並跟當初跑testbench所給的訊號盡量一致
如此去跑mix mode simulation
發現跑出來的波型蠻詭異的
9 v+ \3 l) q! m+ J有時候clk給太慢時 他出來的波型就錯了
* {8 P' c  }8 X0 gclk快一點的時候反而是正確的
8 v% k+ k4 m( g: n: d我的verilog file還尚未synthesis過
, S7 \. }9 ~$ }% Z0 J, j: H照理跑出來的訊號應該會跟只跑digital模擬時一樣
然而跑SpectreVerilog卻出錯
7 b& _& T+ P! Q% z$ _; Q4 Z6 f, z請問一下這種問題該如何解決
# C& e; Y# x) N. V) i謝謝