11/27 工研院系統晶片科技中心『3D IC 技術研討會(第一場)』

chip123

1 d3 `2 ^7 R2 S$ Q( S( ~; ^ 　 『3D IC 技術研討會(第一場)』 　 　 在終端產品應用朝向高效能、小型化與異質整合的需求下，傳統的2D IC技術已漸漸無法達到此種要求，為了解決在2D IC技術的瓶頸，IC製造產業已從2D平面IC製造技術轉向3D立體之IC製造技術，統稱為3D IC。3D IC為晶片立體堆疊整合模式，3D IC不僅可以縮短金屬導線長度及連線電阻，更能減少晶片面積，具體積小、整合度高、效率高、耗電量及成本更低等特點，因此被認為是下世代半導體新技術。 1 s, P: N$ I5 O; g/ X: e" k 7 \3 R$ ]* L6 ?! @: C另一個使用3D IC技術的最大誘因在於系統晶片(System on Chip; SOC)的整合性更佳，以往在系統晶片或系統構裝(System in Packaging; SIP)等晶片整合是以2D之平面整合方式成單一晶片，而3D IC最大特點在於3D IC可讓不同功能性質，甚至不同基板晶片，以最適合的製程分別製作後，再利用矽穿孔(Through-Si Via, TSV)技術進行立體堆疊整合，如此可進一步縮短金屬導線長度及連線電阻，也能減少晶片面積。因為3D IC技術具體積小、整合度高、效率高、耗電量及成本更低等特點，將更符合數位電子輕薄短小發展趨勢要求。 & F/ o! Z  L: |- w 9 t/ c) B( P5 O2 x9 y然而，在3D IC技術下，晶片間內部連接路徑更短，相對使得晶片間之傳輸速度更快、晶片間之雜訊更小、效能更佳，也使得一些須要克服的技術問題一一浮現。由於3D IC的技術需考慮TSV技術、晶片之散熱問題、良好裸晶（Known Good Die; KGD）之測試、使用不同堆疊方法（C2C、C2W、W2W）對良率問題所能解決的方法、晶片接合時對準（Alignment）的誤差、晶片之磨薄技術、晶片之間接合的方法和材料的選擇等問題，而這些問題都是在2D IC技術上所未見的，也等待研發人員的克服。 " O- A1 c4 k( H$ K% _, m- o5 p( g) l本研討會結合對於3D IC 設計有相當了解的專家學者，針對市場上已有的 3D IC先進封裝技術研究、相關標準之美國專利資料及記憶體互連標準(Intimate Memory Interconnect Standard，IMIS)等題目進行報告解讀與資料重整，希望對於將來3D IC相關計畫之規劃與研究有所幫助。在此邀請學研業界先進一同參與！ 舉辦日期：97年11月27日(13：30 ~ 17：00) + s/ G/ T$ L( p6 j) [6 o! z' {$ a+ ^舉辦地點：工研院中興院區51館3A會議室 指導單位：經濟部工業局 ' A/ R. w) p* |0 a. j4 B" `主辦單位：工研院系統晶片科技中心 2 q. D! |7 q: K. Y- ^! ?參加費用：免費 報名期間：即日起至97年11月26日止(名額有限，請儘速報名，以免向隅) * b) C* D# k0 b3 D7 H8 _線上報名：請至線上報名網頁填寫報名表格 聯絡窗口： 周柏妤 小姐 活動議程： 　 時間 議程 主持人或報告人 13：30-14：00 報到 14：00-14：10 " \8 L) i& C3 K6 Y 開幕 唐經洲 特助 5 z& g9 \. P6 P) Q工業技術研究院 系統晶片科技中心 7 O$ c# A$ f) T' d" S 14：10-14：50 9 p) r" W6 t2 g2 L6 ] 3D IC 技術專利探討 林瑞源 教授 1 ^& w. C, b3 J南台科技大學 14：50-15：40 1 b& ]  L" _8 O+ P5 ? 3D IC Advanced Packaging -Yole 之報告解譯與分析 王立洋 教授 南台科技大學 7 G- Y- k) {. a 15：40-16：00 0 Y' }, M8 n# t+ r 中場休息 16：00-16：50 3D IC 記體體標準 (IMIS) 探討 & B! B2 [  {1 }8 Z- v 張孟凡 教授 清華大學   J- q: |! X& _; R0 V 16：50-17：00 意見交流 / d1 q. b- p. s- ?4 c6 T