|
這是CIC在寒暑假給學生上課的講義
2 q% F2 Q# @" _$ Y3 n參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
& [. w' k7 x1 _$ u8 I3 T' N共有172頁 2004年7月由CIC工程師陳獻文製作
# M8 R! }6 C# {. j- ^4 o/ l* }9 Z 1 A7 p K6 R3 i# ~% a6 q) }$ ^
它的Outline如下:. ^, A1 p' Y* R. H3 _# v5 a
* w2 O7 f( t7 Z E9 n2 v( M4 pIntroduction. d) v. \* E7 a! f" l
CIC Design Flow% S7 E* p; [; P& M, x& S8 g& s
VHDL Fundamantals$ b; J( q' v( \1 [0 v; i6 K2 f
VHDL Syntax9 |# r# ?8 H2 B9 P8 Z* U+ a% _
Modeling Logic Circuits8 Z% B: ?: [: M2 n0 C% P
Testbench
9 S, _* X* s3 l9 P# Y$ _; PGate-Level Simulation
& K0 R4 Y" v& o( C$ _" i* [( x2 y$ Y1 s0 U; M3 r
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|