|
這是CIC在寒暑假給學生上課的講義
- T+ Y. Q& o) r2 T2 K* u# n參考了 modelsim document還有一些VHDL的相關書籍 整理出來的9 V$ L1 S* b( x9 d* _
共有172頁 2004年7月由CIC工程師陳獻文製作
3 K+ Y, W; o1 k h2 @: L
" D! l- B7 R ^它的Outline如下:( K7 J, m% M; @! o9 g
0 L- Y& q! F* K" u2 S
Introduction
* Y$ q: p t) R- `# iCIC Design Flow: H* e2 w4 d; u/ ^
VHDL Fundamantals
; S) i: e9 n5 z" [! ~VHDL Syntax/ I; b# c* X- T- A1 U5 E% ]. y! J
Modeling Logic Circuits" T6 Y3 G5 k, y* K8 H
Testbench$ O$ p. V. J+ B9 F* b. }1 k
Gate-Level Simulation
- r2 t W7 }+ _, ?7 e6 i+ r% `5 @' e7 n
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|