Assertion

waynez

大家對assertion的看法是怎樣
: D1 M# Y8 h, Z( d' k
2 ^( C3 T% U" O) Q還有大家知道Systemverilog assertion 或是 PSL嗎

richc

assertion簡單易寫
而且可以加快找到BUG
1 Q5 z* f) }9 |4 a" R9 h8 C! G目前市面上已有許多相關的TOOL可以使用
  n2 \& W1 V# `+ S' s( |% u8 Z  d8 ~, Y
目前SystemVerilog Assertion 已經是IEEE1800 Standard, 三大simulator都支援
7 K% N4 a, V6 n% i7 }PSL主要是由Cadence推廣 所以NCSim support

yhchang

assertion 的寫法雖然簡單
可以用來除錯
" u" i" S. A8 P" |- C0 O" s  z; ^但是對  Logic synthesis來說
卻是絕對要避免使用的語法
9 {8 P& a7 E6 T/ ^; j使用之後 Design Compiler會不知道 該把這個描述 合成為那些Gate?