Assertion

waynez

大家對assertion的看法是怎樣
- h0 [  O/ L% @. A8 ~7 Y
( |6 `0 i' J+ V. H  b9 `: k' n還有大家知道Systemverilog assertion 或是 PSL嗎

richc

assertion簡單易寫
而且可以加快找到BUG
0 W$ `- D7 `7 Z0 ~; `目前市面上已有許多相關的TOOL可以使用
% P5 Q: B+ e" Q' S! w- m
( C; [+ O& c2 Q2 w7 |0 Z, f8 v目前SystemVerilog Assertion 已經是IEEE1800 Standard, 三大simulator都支援
PSL主要是由Cadence推廣 所以NCSim support

yhchang

assertion 的寫法雖然簡單
0 [$ k; D$ c( w$ i5 R可以用來除錯
& [! F0 r/ c3 A! l但是對  Logic synthesis來說
8 c# s/ ~, L8 x  x, F卻是絕對要避免使用的語法
使用之後 Design Compiler會不知道 該把這個描述 合成為那些Gate?