期望未來低功耗標準能夠結合CPF和UPF優點

chip123

這兩套低功耗標準到底有何差別？領先與落後，又是如何評斷的呢？

Cadence高層近期密集拜訪台積電、聯電  強調低功耗IC設計標準CPF領先同業　明年將是關鍵年 2006.11.08 電子時報 宋丁儀
, V8 s- f! q( N. \$ A8 `" D9 i8 Vhttp://www.cadence.com.tw/news/newsdetail.asp?ID=336
" x2 y4 ~: V7 \/ Q# [
. {, H) v' n3 V4 N2 J# b& Y低功耗IC設計標準CPF（Common Platform Format）1.0版本將於2007年1月底成為產業組織Silicon Integration Initiative（Si2）參考標準規格之一，再度為前進成為IEEE標準跨出一步。Cadence執行長Mike Fister近日與台灣晶圓廠台積電（2330）、聯電（2303）進行密集業務性拜訪，新任策略長徐季平也同行。徐季平表示，目前CPF是相對完整規格，對於競爭對手力拱的另一規格UPF（Unified Power Format），他則形容：「還落後1年半」。

6 O& P8 P( M+ @$ C  s: @+ a　隨著製程演進及晶片系統設計愈趨複雜，耗電及功率問題成為IC設計業者及晶圓廠同樣關切的話題，電子設計自動化（EDA）業者扮演2者之間橋樑，責無旁貸成為提出解決方案號召者。Cadence在2005年中發起CPF標準並開始投入研發資源，到2006年第三季為止，共計20家半導體業者包括超微（AMD）、安謀（ARM）、NXP、飛思卡爾（Freescale）、應用材料（Applied Material）、富士通（Fujitsu）、台積電、NEC及ATI等大廠加入CPF發起組織。

　徐季平表示，低功耗議題過去在產業界就像是「黑洞」，但現在多數業者已體認到問題的嚴重及必要性，因為不解決功率問題，IC不是效能問題，而是根本無法運轉。CPF目前採取開放架構，愈來愈多成員參與，1.0版本目前已可順利上線運作，甚至部份客戶使用1.0版本找出設計漏洞，足以證明其效能相當不錯。
$ M( a. ?8 G$ r% C2 r4 m2 ?1 p
7 b% V; `3 f2 d% V# u2 |　他認為，2007年是CPF的關鍵年，過去1年半CPF規格處於共同開發階段，但2007年1月底起CPF將正式提供給Si2成為業界參考標準，也就是說，CPF將正式從孕育的搖籃中走出來，未來版如何持續向前走將取決於業界共識。

2 P8 x0 K$ l7 X8 |6 e　事實上，不僅Cadenec關注低功耗設計議題，另一業界標準則來自於UPF，支持者包括德州儀器（TI）、諾基亞（Nokia）、新思（Synopsys）、明導（Mentor Graphics）和Magma。而產界組織Si2會長兼執行長Steve Shulz也曾公開呼籲，期望未來低功耗標準能夠結合CPF和UPF優點。不過，各陣營之間彼此如何打破心態上成見，尋求最終標準方案，仍是未定數。

　徐季平表示，他認為CPF相較之下已進展至1.0版本，對設計業者來說，CPF 1.0就像是消費產品中的iPod，已成為必要之需（must have），相較之下，UPF未來要走的路還相當遠，進展似乎還落後於CPF 1年半，他對CPF優於UPF的看法相當明確。Cadence此行除了策略長徐季平來台，執行長Mike Fister也短暫停留，拜訪台灣主要客戶台積電、聯電及設計公司，強化業務夥伴關係。