bjt 的 layout

ben13949

請問 PDK 中的 BJT 射極的部份
( v& M/ ^+ C! C4 z8 L6 W
; Q4 C0 m) b/ n* B0 S* \2 zCT 和 OD有一段距離
9 @, d$ t1 q. S9 G# C& s! T
# j9 o. T. @6 J3 Q留那段距離目的是為甚麼?

ben13949

我再補充一下問題
9 G# b/ T' V" j4 Y0 _
我的意思是射極上的CT 沒有打到最滿
0 Z* B% T, P0 V9 L
離邊緣還可以打上3個左右

m851055

CT是哪一層layer?
' ]9 O# g2 p0 Y" r. W  ~! B. e" KNPN or PNP?

CHIP321

" H6 t' ^4 S8 b2 _Cont 在CMOS兼容工艺中可能考量的不是太多，因为会在整个区域做saliside等硅化措施。但是如果要严格的说的话，cont的位置，cont的深度及结构本身是会对射级注入效率产生影响的。所以Desgin 需要遵循 DRC Rule，不能随意更改，另外你这里提到的估计应当是纵向管，接触位于射极中心，会减少射极的横向（侧边）注入，在不变更三层结结构，尺寸下，能额外提升发射极效率。很多BiCmos中会使用一个Contact来做射极连接。其他寄生还会有些利弊影响，可能不是主要考量因素。这是我暂时能想到的，供LZ参考，不当处请批判指正。