前模擬跟後模擬的問題

d1372519

7 _; t1 d0 q+ r" \9 a7 n6 A" N
: G0 ?% u8 Y9 i) |, I6 p
+ k+ R) R0 p# j' N
7 ?6 L/ \& _) S, u  g- ~0 i第一張圖是前模擬 第二張圖是後模擬
因為後模擬想快點看結果 所以時間只有2u
不過很明顯看得出有問題
7 T- t* @0 m7 _3 U' l
圖裡面 第一個是reset 前後模擬都很正常
          第二個是8p電容充放電
! y: F  g( c0 e  y% S& G5 S9 f0 o          第三個是1p電容充放電
/ E' d9 X  H$ G( K# b7 R2 N5 x          第四個是輸出vout
6 |+ R! c" H+ L0 G) ?) a
現在遇到的問題是說 Layout的 DRC LVS 都通過了
: G3 |( h" K; W0 m4 Z0 d2 V: C1 F但是前模擬跟後模擬的圖差很多
% n3 {4 L$ k% U前模擬跟後模擬的測試程式都相同
3 W8 L2 f9 Q  q  \前模擬 2顆電容充放電都很正常 輸出也有鎖定
後模擬 2顆電容充放電 都直接放到0 輸出也沒有鎖定
2 `1 C2 ^2 @! `/ A  t; P
0 [, Q: P. ~/ D( F5 o最納悶的就是DRC LVS 都過了 不知道為甚麼前模擬跟後模擬會差這麼多?
. S8 r' e  b% t# g. z6 M不知道是甚麼原因
- W, _. C/ J$ _* g3 b, n4 `此電路有用到電流鏡 但是檢查了很久應該是沒有問題的
* D$ ?' e5 A3 X" k9 W還是layout有什麼需要注意的?
或者是測試程式的問題?
7 y( c0 X  a3 G* [請高手幫忙解答 謝謝 小弟感激不盡

terriours

什么类型的电路啊？
从模拟的结果看，8p电容的放电有问题，看看layout和电路关于8p电容放电的路径。看看后仿真的netlist的相关路径，吧这条路径上的净胜参数加到前仿真的电路中去，看看合后仿真结果会不会相同，有助于找到问题。
( j4 i7 L* c7 h% [8 z不知道对你有没有帮助。

bernie820

@@嗯~~~
5 m* b& a; k% u' w
: R& q% }) b* n, Ydrc跟lvs過不代表pre和pro會一樣

那只是驗證
& {$ z  y8 d! y6 b! H3 J) m2 _
: b5 U2 Q/ \% k/ [" Q取決你的最後結果應該是pex才是吧!

smilodon

DRC/LVS正确只能说明你的Layout功能基本和schematic一致，而性能需要layout性能来保证，因为schematic里几乎是理想连接，而实际上layout里devices之间连线有寄生电阻、寄生电容，而metal之间也会有cross talk，你可以想想哪种方面的影响会导致你smilation发生错误？