前模擬跟後模擬的問題

d1372519

4 E  }2 m  v7 H" x: \) M
5 i* |4 F  }$ U


4 }# h; |! R; i7 ?2 K第一張圖是前模擬 第二張圖是後模擬
% d4 x$ g: _6 f. B5 K; l因為後模擬想快點看結果 所以時間只有2u
不過很明顯看得出有問題
# t2 d$ F/ _. E. x4 t$ O  @# }& ?* V
5 H0 M3 `4 z. `. E0 r% ~圖裡面 第一個是reset 前後模擬都很正常
          第二個是8p電容充放電
          第三個是1p電容充放電
% L, r0 c1 e+ D( E$ q# z  Z3 [          第四個是輸出vout
; M) Q4 w! F! o  q! O* [
現在遇到的問題是說 Layout的 DRC LVS 都通過了
但是前模擬跟後模擬的圖差很多
# s8 S; v5 A2 B) a. G前模擬跟後模擬的測試程式都相同
5 ]* w4 ~  n% a7 Z) ~: t前模擬 2顆電容充放電都很正常 輸出也有鎖定
' d; s  @8 U; p* @. b. N4 _後模擬 2顆電容充放電 都直接放到0 輸出也沒有鎖定
( ^' O# u9 p$ Q
4 j, n) s7 R1 S6 E" o. u' g7 A/ A最納悶的就是DRC LVS 都過了 不知道為甚麼前模擬跟後模擬會差這麼多?
" {& ]. G& K: }9 V- D* ]% n6 L不知道是甚麼原因
此電路有用到電流鏡 但是檢查了很久應該是沒有問題的
" n) H  m: U' @: }7 ~+ h. Y還是layout有什麼需要注意的?
或者是測試程式的問題?
4 k  p7 ^) }- e) M請高手幫忙解答 謝謝 小弟感激不盡

terriours

什么类型的电路啊？
从模拟的结果看，8p电容的放电有问题，看看layout和电路关于8p电容放电的路径。看看后仿真的netlist的相关路径，吧这条路径上的净胜参数加到前仿真的电路中去，看看合后仿真结果会不会相同，有助于找到问题。
0 {6 [* K2 i1 v- A' N  u& e不知道对你有没有帮助。

bernie820

@@嗯~~~

drc跟lvs過不代表pre和pro會一樣

那只是驗證

取決你的最後結果應該是pex才是吧!

smilodon

DRC/LVS正确只能说明你的Layout功能基本和schematic一致，而性能需要layout性能来保证，因为schematic里几乎是理想连接，而实际上layout里devices之间连线有寄生电阻、寄生电容，而metal之间也会有cross talk，你可以想想哪种方面的影响会导致你smilation发生错误？