10 Chipcoin
有沒人有類似這個的疑問?. p. n8 ?) Z2 K4 M$ @: k, ]
Can someone tell what are the different EDA tools that exists?
: B' [5 @! T; z( ]8 f3 ^# X / D4 i! Q( \. C0 m0 D8 w; N8 v
本版這些主題(投票、討論)你都看過了嗎?
! X3 b4 p& M1 w) W$ |+ |4 D3 X2 G
9 l6 o: v6 ^ N/ a- d8 W EDA戰雲密佈!RD戰力分析?
8 o" |$ p3 v$ F) V 實現65 nm設計需要購買哪些DFM工具? 4 N2 O: \ D# c+ S- J P
DFT 使用工具調查 DFM 工具戰力分析
9 q* V b) D5 ]( {, e5 P Cadence軟體工具介紹 Synopsys軟體工具簡介
2 x6 D1 [7 l5 k 預測2007年十大熱門EDA議題
! M6 g! ^# k; I, w" L) c# e 3 B2 ~( m, T9 k, v# j( o
EDA Innovation through Merger and Acquisitions
0 \& _& |( |& u/ \ - l5 r# s% q: L# t5 a4 S7 M
4 `( a6 n# U2 A* L( q : \4 u% ?, e" K5 k) m b
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?6 L9 e. q+ [5 i4 R
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : 7 ?8 a# Y1 _+ O' R2 N
% f& X1 x, q; w+ c6 t
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:2 o/ W. G" }, J$ b: I
2 m6 F. j( I" K1 B [ y6 B$ m" g
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?* O9 ^7 `2 F# y) I- N7 V
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? ' x& l- p* Z+ j
3.激勵方案:也許...
4 k, |6 B. i7 C9 Y7 e1 y Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法..." v9 t% Q! w9 S. r" v+ Q( I2 O; N
chip123 在沒有 APR 討論區 : 0 }1 R" i5 _2 D! g, l) X) G
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices. * t0 ~- \$ f [) f U
$ O4 }% X& Z7 T. f" c
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? 6 m- u) q8 |1 @$ z
# X7 ^) P; w. L3 v' h4 t" B& X
EDA 電子設計自動化 . ]/ c. r' R' g X; u
Ø ESL設計與模擬design & simulation
% |# O: M- c, S' j( `: ?0 L Ø RTLsimulation
' w' ]( e* a; ]' f Ø 邏輯合成 Logic synthesis
5 f- r! ] ?/ f5 p) `- V$ L3 ~- w0 \ Ø IC 實現 (Implementation)
7 H( W0 @! l& u" C4 k+ H& G; { Ø 定製佈局和佈線 Custom layout
4 H; b+ n# J. F$ Z A. q, E Ø 設計規則校驗 Design Rule check
A/ ` {) Q! R Ø 解析度增強 (RET) 技術 7 R+ n S1 f! _. c5 T
Ø PCB 版圖工具 layout tool
0 A! w' `; A% p Ø FPGA 整合 6 W! r6 ^7 g- u6 U
9 U4 B& r# N# d2 q
EDA Tools 的次分類 " s- V3 F$ n% A
/ v m+ c& [, F: f" ^& D
RF Simulator ( Xpedion ) 9 d7 c1 p& [8 g
Transistor-Level Debug System ( Sandwork ) * ^# T7 k* {4 f
Project & IP Management ( Synchronicity )
/ S' S$ y3 k2 D5 a4 X% r HDL Simulator and Designer Series ( Mentor )
; M1 l1 C+ p! K9 b- b) M* p* P/ x Characterization ( Magma's Silicon Correlation Division ) 4 R; Q0 k. n% `# j/ E
PCB Layout & Signal Integrity ( Mentor )
- b9 u5 }( r0 _( y: U4 o Physical Synthesis and Prototyping System ( Sierra Design )
+ S: I! h% a" V1 b& f) _& _ Automatic Constraints Generation ( FishTail )
0 R0 c& z% U3 x1 k0 H Verification and Emulation ( EVE ) ! m2 I7 x8 ?* [2 x* K8 e0 [" S
Power Analysis ( Sequence )
. N: C/ ?7 H1 T/ n; v/ @9 Z5 \7 K Integration of OrCAD & PADS PowerPCB ( Precience )
' |; m) Z' {: l Component Obsolescence & Supplier Management ( Precience )
# z4 {0 A" v( F4 b( s+ D: I, ~ PCB CAM ( WISE Software ) " u" D! `+ x1 |6 x% I' ]1 {7 @
9 c6 C8 U6 Y$ v9 ?& e% Z
EDA環構服務 3 g" P7 N2 e9 W+ e8 [4 n
http://www.nspark.org.tw/nspark/EdaServiceAction.do
1 ^% X2 ~, h. ?* y
我來回答