當我的訊號線過長時(類比訊號線，很急切要解決的問題)

bernie820

您好
" z. e0 _* @8 w2 }/ ~
: |% Y" U* c; \/ m2 F! h( D想請問高手們
目前已設計好一ADC，初期模擬也沒問題，
' }; u( N  @5 z7 [, X但是在佈局時遇到一個問題，就是我的訊號線會很長(類比訊號線)
7 ~' m& X9 ~) }  @: B2 m不管怎樣改變晶體的位置，訊號線都一定會很長
: \5 j) x- |, m; D. z$ {
- [  Y0 T# p; P. K- J+ a) _這樣一來一定會遇到天線效應和訊號衰減兩大問題，

# I6 ]" `# O0 N! S" z- C4 F0 L我知道天線效應改善是在訊號線上加一個diode的pn介面，將過飽和的電流導通在地而減緩訊號線上的壓降，
8 N6 x! \- a8 w# e* }) L. k(問題來了喔)請問我是只要做一個pn介面(非真正一顆diode)做導通到地，這樣觀念是對的嗎？就是用一concatc接在訊號線上
而concatc外層接一nwell包住  這樣可行嗎？ 還是要用別曾"n"特性做取代？
4 P+ |) n; C" `0 v
第二個問題，這問題不清楚該如何解決，也就是訊號線(類比)過長，要怎麼減緩衰減？

謝謝，請大大們提出你們的經驗和見解幫助小弟我。(很及切要解決此問題)

clarkhuang

回復 1# bernie820


妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣會比較洽當

通常 加一顆就好了 除非真的很長，那就加大二極體的面積 就可以了  這是我的淺見     有問題歡迎大家給我指教  謝謝
" j8 f7 p3 r3 K% F
一般我都會加在 CELL出PIN的地方

bernie820

回復  bernie820


/ U8 _; [% v0 ?) l+ z3 G 妳好 我提供我的方法 就是加一個二極體  且 加完 最好跟你的RD說 並加入NETLIST 這樣 ...
clarkhuang 發表於 2010-3-26 11:40 AM

' g  C/ j- I2 p


) p( T  J9 G. Q$ A. x2 w. A: Z    請問您是直接加一diode嗎?
2 d+ J- Q7 e7 Z0 z- O2 I    還是直接用一個PN接面作等效??
    加入NETLIST是怕沒辦法整合是吧!(但若用製程的PN等效方式 應該可以解決這個問題)
0 A: s& g/ C4 M# |. S7 F3 v4 q
    那請問有可啥方法可以改善我訊號線過長導致訊號衰問題嗎 ?麻煩您了
. h( a# M" T& A
8 Z3 @. t/ R( K( `2 I, A    也謝謝您的經驗

jacky_123

訊號衰減兩大問題: 加兩個inv 應該可以解決

bernie820

訊號衰減兩大問題: 加兩個inv 應該可以解決
: m. k' Z% F8 ^: fjacky_123 發表於 2010-3-26 05:25 PM

/ x1 }/ [; f. X2 D  p/ w% p

    我這個是類比訊號，非數位訊號^^a
# P& e1 D8 R) e2 H1 x5 n! o7 h
4 p8 H( h5 K0 g# D   所以用這方法可能導致訊號判斷錯誤!

clarkhuang

妳好  
1 V% g/ R7 q) @! E- G- Z4 ]
4 A/ M. h9 q/ ]6 V0 @+ r& P! |; I就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要注意了，還有長度不要太過於長，
有兩個方式可以解決你的問題:
1.將此訊號線的CELL 移動到比較靠近要輸出或是輸入的地方
( ]! U: _- Q! _! f2.從新LA過吧  

/ [. o9 e2 [2 x; g9 R3 I! @9 ~所以 事前的 FLOORPLAN 很重要的  要跟RD好好討論 不然會做白工..    如果我的回覆有問題 也請大家不吝指教  好讓我快點成長  謝謝

lchuang

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......
8 V+ O6 E6 }9 b) K4 f: [( j& @! F+ ]
但緊接而來的是Metal導線的C耦合效應會增加~~~~以上並不是從Layout上看到長走線就會
/ |6 h) A  u- _: h  a; T* F
馬上得知訊號得衰減,還是得透過RC-extraction方式把寄生的RC加回原本的電路上來模擬~~~

才會確切得知訊號是否真的衰減或者是衰減的影響有無影響到此IP的效能~~~~~
  n6 f, k( t5 m6 C; M$ f
1 ~7 ]* ?* `3 [% s$ Z: Y講明白一些....如果訊號線接的是G端....那都是Mega級的R.....

8 A9 ]# e6 ?% f& C- p跟你那長走線不到K級的R這些都可以加回原有的電路來模擬就能清楚看到了~~~~~
. b# x; F( c7 E1 o- V5 }. K
PS:訊號線再怎麼走....有一兩百已經很誇張了.....去看看一個單位Metal的R就知道囉!!!

bernie820

妳好  

就你的問題 我有跟我們的RD討論過   其實在一開始 座FLOORLPLAN 時候 應該就會告知你哪些訊號線要 ...
clarkhuang 發表於 2010-3-29 04:42 PM

1 `' A0 n+ C) |    第一個方式我能接受
/ S) W( ?3 m. }/ @& N2 I
   但是第二個方案我覺得並非是layout的位置不好或者是晶體整合問題(目前我的是這問題)，
   有時我在想，如果就整體電路而言，電路實在無法把訊號線在縮短，那是該怎辦，
   有辦法像數位電路加許多緩衝器(就是一堆反向器)來提升輸出的效能的嗎?
8 I" x% d9 K0 D0 k7 B
) G4 ?" `2 l. R' `" V* u    不過很感謝您的回覆^^

bernie820

所謂訊號線過長造成衰減就是Metal導線的R增加造成,減少R可以把訊號線畫寬一點......

但緊接而來的是Metal ...
+ Z! q* G% t  ~! elchuang 發表於 2010-3-29 06:11 PM

" d9 @  H& e2 H! ?7 n- H
, R2 S- v! ~( o- H+ b) r/ j1 s    您說的也對
+ S0 h; s8 d2 c/ d' j- p, }   但是畢竟模擬和下線回來的晶片一定有程度上的誤差
% G: q$ u% t* U% H
- Y. C) n  B' t) p- I   而且現在訊號線真的有點長，有到兩百~~>O<