tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

8 _! ]3 t8 s* y) }5 x6 H$ b
2 V* j/ r! t" `" C5 D. G+ W) c1 t各位前輩好
4 Y1 V. d: F# }( g6 V1 E) a
8 B" S; p7 p" T9 S  o0 R2 A: V小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
" s6 v: \5 r9 k7 c* V
3 s  u! I1 j/ b% K在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
5 }+ m/ v3 W3 V

以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
! i7 L' m! l9 V! B
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件

% W' }. [2 a$ U  j( F我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer



若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
  T$ g2 k$ Z7 Z
( U2 z( [7 M. s! S一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了


4 S$ T2 X* Q3 j4 V+ C