tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

; ]# ^& j* W: K; a% _各位前輩好
) B, w/ U% D/ \2 U! W
0 I1 z' ?% u- }: i小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
) Q1 _) G' [$ ?7 r
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
- G6 B$ v7 y1 l; [' T' q. u7 P+ T8 Y
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況


. D% u4 N  y- _. x4 D; k以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

5 `5 N3 i! Q  J+ [- L3 V3 ~1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題

3 D5 A" k' M+ J) ]$ _% C2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
6 N9 e+ {( _/ b) Y/ U% d* t
; s2 v2 B& W; N4 d# S我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
2 N+ F/ ^5 F% N# Y9 H

. Z0 l( ?- x9 q3 f. o
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

5 w5 |' _6 @$ V一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了

4 S- y1 K3 J) x