Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6706|回復: 9
打印 上一主題 下一主題

[問題求助] op單級放大器layout之問題?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-12-8 17:44:34 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
前幾天Layout op的電路,在DRC執行時,發現錯誤訊息
9 W2 T' \! y# s! C' a) k5 m& O! c也問過我們學校的助教們
% @: b/ q. x( F! ^但重新依照他們的指式在畫過
8 Y( ^3 x/ C* w* V! o7 \, ^2 p/ |, i$ \% e& H2 z/ k: ^
依然還是一樣的錯誤訊息!# X: y8 Q/ d0 a' Z/ Q. Y

9 O/ H+ s# ?5 Q! y. A! I# H  @3 ALATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
% |! X  h3 `; j5 [2 h這個問題一直指nmos的那顆電晶體的問題
9 t( a" Q. ^) N! W( v1 `7 d我也問過其他老師、他說要拉超過20um
9 S- R5 r) E6 b+ J1 n但我不清楚、是要拉nmos與電源的長度要超過20um嗎+ i4 V3 p+ s( F4 o. b" L# P$ ~6 M
1 \; p* n: q7 g6 h8 Y" T. o/ O
類比電路果然難理解8 M' o( d3 o# O! t
4 [* O" Z- `5 D6 c5 a) ?
希望大家能幫幫我的忙唄!!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-12-8 19:38:17 | 只看該作者
其實很簡單就是,就是P-well中的P+ OD要與NMOS的N+ OD   間距   要有20um以上。; }5 j0 n; W8 ^" e3 K0 ?. @
在錯誤訊息已經很清楚說是space了。try看看吧。我覺得你的教授可能誤解了,或看錯了。
3#
發表於 2007-12-8 21:53:26 | 只看該作者
try 看看畫20um的間距,如果不行在做討論...........。
4#
 樓主| 發表於 2007-12-8 23:06:51 | 只看該作者
P-well中的P+ OD要與NMOS的N+ OD
  g5 B4 O( u/ _
7 j% [; V0 d$ F7 [6 p, H這個我有點看不懂是什麼意思!* N( }- h' t8 E
可以在詳細講明白一點嗎!!!
- n: Y% T8 C5 h$ W( M) S
' H5 p& B3 i7 @8 }2 FOD是什麼意思?
5 q# H7 Q* |( ]0 T2 D6 I8 dP-well不是nmos的p基體嗎?: P0 c/ E  ~- g. S+ ^! `( x
) }8 _: P. l9 K
不好意思!現在還是初學者、所以有一些專有術語看不懂!!!
5#
發表於 2007-12-9 02:54:26 | 只看該作者
這條是check latch-up的drc rule/ X9 j8 Q0 {5 N8 L4 i$ r
是說你的NMOS在20um內必須要有body_contact(subtract_contact)
' q1 t1 ]# F' i  L+ I. m/ N' s20um半徑圓內打幾顆P+_contact
- T0 ?; m/ _# L7 g就會解掉這條了
6#
發表於 2007-12-9 13:49:51 | 只看該作者
OD=Active=Diffusion
- q% E* n- {5 B6 e) q7 u5 A* v& R: s: z; I- M4 s
在NMOS半徑20um以內畫上,P+ OD(P+ &  Active)就好了。
7#
發表於 2007-12-10 10:35:05 | 只看該作者
應該是body or base 離的太遠3 y' G* n- ^  U
要在20UM內 以PMOS 而言 在NWELL 內  G' Q+ Q) z' P( l( A# l+ G! n
加 N+DIFF ㄉ地方
: t; z/ }0 g' W+ c5 g1 I
' ^9 d) H# w# C( Z以NMOS 而言 即是 P+DIFF ㄉ地方
8#
發表於 2007-12-12 14:00:46 | 只看該作者
LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
1 n" s, [" t9 ?' y3 H4 b/ a就說明要小於20um了,怎麼會要拉超過呢?
/ v4 r( ~5 ~) O, ]3 x' q簡單而言就是pmos用n+ring圍起來,nmos用p+ring圍起來是最保險的。
9#
發表於 2007-12-14 16:35:00 | 只看該作者
表示你的BULK   OD  離 MOS OD 超過20UM
  V1 l& I# U" g4 F: O& D5 W但是BULK上面一定要打CON. 且MOS OD上也是要打CON.8 @% V+ O( Z: k& Q
這就是樓上說的LATCH-UP的問題
10#
發表於 2007-12-22 18:23:19 | 只看該作者
嗯~~~多謝大大講解的那麼清楚~~讓我這個門外漢~~~有更一層的了解
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 07:36 PM , Processed in 0.173009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表