op單級放大器layout之問題？

shihchia

前幾天Layout　op的電路，在DRC執行時，發現錯誤訊息
也問過我們學校的助教們
但重新依照他們的指式在畫過

% c4 L% r3 P  j依然還是一樣的錯誤訊息！
. t: d6 h7 X: z, C" f& M
LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
9 W+ y, e" p6 ^  U; G這個問題一直指ｎｍｏｓ的那顆電晶體的問題
我也問過其他老師、他說要拉超過20um
$ O2 V9 S; ~5 v) {但我不清楚、是要拉ｎｍｏｓ與電源的長度要超過２０um嗎

9 q  U- O7 ~  B! X4 r7 c4 n類比電路果然難理解

4 \. J" N% i4 \9 q希望大家能幫幫我的忙唄！！！

m851055

其實很簡單就是，就是P-well中的P+ OD要與NMOS的N+ OD   間距   要有20um以上。
. H9 q; l2 K! X8 g在錯誤訊息已經很清楚說是space了。try看看吧。我覺得你的教授可能誤解了，或看錯了。

m851055

try 看看畫20um的間距，如果不行在做討論...........。

shihchia

P-well中的P+ OD要與NMOS的N+ OD

這個我有點看不懂是什麼意思！
可以在詳細講明白一點嗎!!!
  z: g6 h0 y! U" L; M8 C  D( V
OD是什麼意思？
P-well不是nmos的p基體嗎？
* c. u! q4 V; Q; c- Z& R' k
不好意思！現在還是初學者、所以有一些專有術語看不懂!!!

egg

這條是check latch-up的drc rule
是說你的NMOS在20um內必須要有body_contact(subtract_contact)
; J2 W+ h% N7 O) v5 s20um半徑圓內打幾顆P+_contact
就會解掉這條了

m851055

OD=Active=Diffusion

5 x: r7 D: O1 m5 `% R. i在NMOS半徑20um以內畫上，P+ OD(P+ &  Active)就好了。

motofatfat

應該是body or base 離的太遠
; s- }% p' t7 J' C要在20UM內 以PMOS 而言 在NWELL 內
加 N+DIFF ㄉ地方
' c* t$ U; J" v& v2 N% K9 ^3 b
以NMOS 而言 即是 P+DIFF ㄉ地方

skeepy

LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
5 C7 c& `) _" W+ B就說明要小於20um了，怎麼會要拉超過呢？
, S' _6 K1 [/ T- S8 L$ z" P- g簡單而言就是pmos用n+ring圍起來，nmos用p+ring圍起來是最保險的。

tubaaa3210

表示你的BULK   OD  離 MOS OD 超過20UM
但是BULK上面一定要打CON. 且MOS OD上也是要打CON.
這就是樓上說的LATCH-UP的問題

yoyo20701

嗯~~~多謝大大講解的那麼清楚~~讓我這個門外漢~~~有更一層的了解