DRC所出現的問題？

shihchia

1、ｐ0.R.1 (@Min poly area coverage <14%
DENSITY POLYI INSIDE OF EXTENT < 0.14
7 @; p& f9 n: U+ L& tpoly_DENSITY.log: 0.6 6.3 65.35 28.1  0.0940808

5 i2 x( ?7 f* b3 A% v/ _/ Z2、M1.R.1 {@ Min M1 area coverage <30%
DENSITY M1I INSIDE OF EXTENT < 0.3
M1_DENSITY.log: 2.95 4.75 67.15 30.25  0.250681
/ m  W6 e- Y6 O* w% D9 l" P6 d
. Y  z* {. y( \4 k9 _, F4 y1 X8 n3、M２.R.1 {@ Min M1 area coverage <30%
  j* G  T6 ~2 v7 R& jDENSITY M２I INSIDE OF EXTENT < 0.3
M2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737

1 y% P8 m! ^( _: Z, g
# X; O! ?) L1 M, S最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
大家幫幫忙，一起替我解決一下唄
謝謝啦！！！

小朱仔

這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了
像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了
9 Z, j) ]" c- }# e其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿

sw5722

像我們通常在小block時,這個問題會視為"假錯",
7 Q/ M! b, {+ X% w6 }8 ^等到上層整合時,再一次補齊.
高密度是可以增加良率的.

cjchao

非 chip-level 時，可視這個問題為"假錯"，不需解。

motofatfat

通常在小block時,這個問題會忽略,
等到最上層整合時,再一次補齊
或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方
. _3 J2 ^0 [/ e: V8 b7 E6 f讓光罩公司去補

u9513349

area coverage <14%

4 ^5 K" v5 |% r& sarea coverage <30%
, `. T5 Z; p0 y  j& @
在drc來講是正常的(那是當作業,非下線)

如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ