什麼時候用poly去繞線呢??

kevinpu

如題...

' K, ]4 u8 b$ Q5 W我發現幾個inverter串接時,常常就會用poly去做繞線...
還有拆mos(ex.將W/L=10/10 拆成兩個W/L=5/10,以此類推)時,也會常看到用poly去連接gate
  D- \: E# |& h2 N7 d
9 x2 M; Z' [: y* k: {- x6 g7 F如此現象,那用poly去繞線的時機為何呢??
  X! f( D1 [# W( @& `& C大家有什麼想法,歡迎提出來ㄧ起討論唷....
% u( o# M- }1 nBest regards

kevinpu

之前聽過一種說法...
那就是等電位時....
1 D" O) [. p7 _2 j也就是在這連接間,並沒有電流...
/ p0 J$ _, E8 E8 q
那上述的現象,有符合以上的規則嗎??
6 y, r; d( O# q7 ]因為analog的layout有很多matching的現象
對此,大家在poly routing的使用時機為何???
# ?( K) e0 L5 d: c1 m0 z9 Q歡迎踴躍發言唷!!!
# V3 a' r7 M' K6 I8 \( ABest regards

motofatfat

儘可能用 metal
* i# F9 p/ }- y" J* Q4 h$ T, N$ _. u有時候受限於情況下
無法用metal 繞線 才用poly
盡可能愈短愈好 畢竟 電阻值
較 metal  高

rice019

過去的製程有些是1P1M
% v% X7 [; b9 O) Z7 _' B" r1 a所以非得用Poly繞線不可
: m; a2 O" n: E2 j7 B; Z" u( q另外一些低利潤的產品
為了省光罩錢也會使用poly繞線
- I/ d3 G1 w4 O- k' I5 P但是poly繞線在開發階段很容易遇到問題
尤其工程實驗上的FIB
7 e4 @. w  R6 ~0 D# n' mPoly的FIB廠商通常不保證良率
, M" [; `! g9 n) ZDebug上會造成很大困擾

antoniocc

個人的作法是能用matel一定用metal
除非真的是繞不出來

semico_ljj

高速模拟一般不这样！只有数字标准单元才！

qqaaw

個人認為必須先用metal用完
0 q/ v/ F# [% V$ Q3 G* \; ^4 V, @才用poly繞 除非是相隔兩個很近剛好又是poly材質才用poly
要不然一律都用metal繞

REFINED

個人認為這完全是看電路的考量
' u( m' H7 v; L' ~當然也要看功力 POLY狂拉的也是有阿

semico_ljj

3Metal  以上得 process 一般不用poly！

morrris

小弟也同意盡量用metal去繞線的原則
) J6 {9 _% l) d' j# K除非電阻性對該電路影響力沒有 很大

小緯仔

有時候要去分析看看可能寄生阻值
如果說poly兩點很近
我是建議直接用poly去拉
因為如果兩點很近用metal去拉
0 u. o$ I7 d7 V0 {還要再加上contact有時候可能所寄生出的阻值
1 U& I/ g8 h: G. C# N5 s; o2 ?比直接用poly拉還要大