電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
工作地点：深圳
, v! T) _7 U  p* `5 r% p- ]
0 M9 P4 t/ w2 q  _, _主要职责：   
; O7 |2 T. @- F) D2 Q( ~1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
0 H) F, Y1 S" E3 w5 J- Z( h2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
3.协助电路设计人员调整电路设计   
" y7 _0 S& t7 M' L  C* Y4.能够独立完成数据库的转换、协助有关部门进行流片
: h' F+ q# j% `2 W+ ]
2 u8 t- V8 g) j招聘要求：   
" a+ ~; ]# [3 c) q/ }; O5 ^9 v1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
公      司：A famous IC company
9 p4 t- M- T+ u% y工作地点：北京
6 S+ p  ?1 M4 F" d& J0 ?7 G
Position Summary:  
Software Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
Maintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.

9 \0 _1 Q. Y6 @, _Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
$ r; `0 J1 P8 C, D, lStrong background of geometry processing and related algorithms
Experience in numeric results post-processing such as graph, contour plots
4 Q5 a# m+ s- eKnowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
5 s- m0 G* {  E* c; t9 p1 i公      司：A famous IC company
工作地点：苏州
. S# V$ \7 n* d: T8 c% o
7 U6 b2 p) Z5 X" y/ Y. q职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

: O6 s- F" E. O6 c6 e  P' q: L职位要求:
1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
# M3 Q# o1 b( S3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
; T" l5 a$ f+ @8 S8 h5 B6. 学历本科或以上
% e7 Y; y+ L* o4 ?: Q7. 两年后端工作经验