電路佈局工程師 有 五大行為指標？

itricollege

這些是 電路佈局工程師 的 職能基準？何者最難？最需經驗交流？

ranica

公      司：A global PC leading enterprise
3 D7 C7 ^+ [5 a- w! f! j4 S7 A工作地点：深圳

主要职责：   
1.熟练运用各种EDA工具特别是Cadence等专用版图设计和验证工具   
2.能够根据电路，独立完成相应的版图设计，完成版图对应的分析和验证   
& ^, e9 b& S# S! R1 U3.协助电路设计人员调整电路设计   
% c0 K6 k  b- ?' }  a+ y0 M4.能够独立完成数据库的转换、协助有关部门进行流片
7 a3 s( [, Y9 p" ]- ?
招聘要求：   
1. 硕士以上学历，能够读写英文   
2. 8年以上直接的从事集成电路芯片版图设计工作经验   
3. 熟悉模拟电路，对射频电路有一定了解者优先   
4.有良好的团队精神，较强的沟通能力

ranica

Software Engineer-几何图形处理
, N" s- g1 l1 R; n; @- [9 E7 G3 E( T公      司：A famous IC company
工作地点：北京

Position Summary:  
! f8 T0 M4 X- MSoftware Engineer for post-layout IC-Package-PCB co-analysis
Essential Job Functions/Accountabilities:
& s+ K: J' T7 Z8 lMaintain and develop computer programs to translate and process IC/package/PCB layout and prepare geometry data for the co-analysis. Work closely with the Product Engineering team in product development and testing.
# g# f8 N) B' c+ o8 x2 S' C" O
Minimum Requirements/Qualifications:
Proficiency in C++/C, OpenGL or Qt graphic programming experience is required
. n/ x, {- A5 p: Y8 k! qStrong background of geometry processing and related algorithms
$ S1 I9 u  Z- c1 XExperience in numeric results post-processing such as graph, contour plots
Knowledge in CAD formats including APD, Expedition, PADS, ODB++, AutoCAD, GDSII and Gerber is preferred
Experience in tcl/perl and Linux shell scripting is a plus

ranica

数字版图工程师
公      司：A famous IC company
0 g6 Y' A1 }6 K工作地点：苏州
  h$ G: `, B7 m3 S. E7 k3 w% n
职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
/ M2 B' h  E2 k) K' l8 V
" |3 Y7 c" p9 K) q职位要求:
4 S% }  C9 Z6 f/ t6 }5 P/ f1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
1 _# T. i" ?* a9 W4 z1 a3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验