run lvs時的嚴重大問題~狂急~

averyer

各位前輩~
" x3 T* ]1 I- O1 s  y1 T  F0 M
我的layout到後面再跑lvs時竟突然發現~
! o) C& m6 i- d% _; g, e# ]
) [  H& j+ d6 L2 `' mnetlist的mos size改變後,但layout上不變,lvs竟然也會過~

這是什問題阿~我有畫一個簡單的inv也一樣相同結果~

5 L7 @  ~! O4 p5 y# s是command file要改嗎?還是calibre需要設定什麼?
* P: d; V2 B  ^, \
我完了~
# i: ?" r' S2 z( Z, O5 ?
請各位前輩幫忙一下~拜託了~

m851055

應該是有關尺寸check的部分為開啟功能，只要開啟就好了。

averyer

hi~
/ p' @6 O# G1 z- w
* y4 r# b1 ~7 Q7 Q我看command file裡~沒看到有描述check尺寸的部分~

能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
, j. v! e' [4 B
非常拜託~謝謝~

12345

就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
TRACE PROPERTY MN(N) L L 0
TRACE PROPERTY MN(N) W W 0
5 T0 [, q3 V5 A+ ?5 C再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)

wanwan_kao

TRACE PROPERTY MN(N) L L 1 --------將1改成0
TRACE PROPERTY MN(N) W W 1 ------將1改成0
/ T- a% E7 a" x! v* l* HTRACE PROPERTY MP(P) L L 1 --------將1改成0
2 w: W* Z, P2 ^$ u1 kTRACE PROPERTY MP(P) W W 1-------將1改成0

averyer

嗚~嗚~
6 \: D) l! ^5 D, C! B: C8 _& V
# J4 n/ y2 K4 h( |' w0 @還是一樣~

我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~

SOURCE PRIMARY   "chip"
" z9 Q' v7 F' @9 ]5 \7 ]SOURCE PATH      "./test_chip.net"
SOURCE SYSTEM    SPICE
/ C# ?  ^2 X; \& w' P' w
4 P. q/ t8 a$ J: M; H: D$ ULAYOUT PATH      "../chip.db"
LAYOUT PRIMARY   "chip"
LAYOUT SYSTEM    GDSII
$ e, k. `2 x  \; v' R  F( a* `
) w* b' y% Y/ ]/ O0 [LVS REPORT   "lvs.rep"
LVS ABORT ON SOFTCHK YES
LVS REPORT OPTION S

//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
LVS WRITE LAYOUT NETLIST netlist.spi
# G$ e& r& W& g1 L# Q5 X' N( J/ w1 \, U
' J+ N6 u# {) C) Q: NPEX INCLUDE LUMPED L1 N_C R1
PEX REPORT LUMPED NONE
+ h& {' O7 p2 K' [6 k4 C6 l3 RPEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

PEX INCLUDE DISTRIBUTED L1 N_C R1
PEX REPORT DISTRIBUTED NONE
+ s5 J: z* J0 cPEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE

) x- M" o  k' FMASK SVDB DIRECTORY svdb query   

- ~* s( p' ^& {/ G& y1 g7 y  ] EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
# U, R+ A5 {! r4 d# ]  E. l SOURCE CASE YES
LAYOUT CASE YES
. L% e+ s! h0 `* Q* R LVS COMPARE CASE YES
6 R. s7 D! t9 Z LVS GLOBALS ARE PORTS YES
5 r. Z; O- D3 V$ {7 n, [ LVS SPICE PREFER PINS YES
LVS PROPERTY RESOLUTION  MAXIMUM ALL
) k4 t8 J* h# P1 g( M
ERC KEEP EMPTY       NO
# Z3 c. Z7 ?# V+ j* X! t' U, W  XERC MAXIMUM RESULTS  1000
( m! r% v' _. x$ h) Y) E) P  BERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI

) B9 @$ {+ Z* ]- E% q. J7 SLVS POWER  NAME "VDD" "VCC" "EXVDD"
: A* W1 t" @# ]8 i* zLVS GROUND NAME "VSS"  "GND"
VIRTUAL CONNECT COLON YES


4 _$ [: Y7 k) K% xLVS ALL CAPACITOR PINS SWAPPABLE   YES
. B/ Q% B* M' M# i  v5 k0 hLVS IGNORE PORTS                   YES
( q9 x+ ]5 S. _; Z' O0 l, W; V! i( GLVS CHECK PORT NAMES                   YES
LVS ISOLATE SHORTS                 YES

LVS REDUCE SERIES MOS              YES
LVS REDUCE PARALLEL MOS            YES
LVS REDUCE SEMI SERIES MOS         NO
) U8 `0 E; y7 L4 ~! O2 YLVS REDUCE SPLIT GATES             YES
LVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
LVS REDUCE SERIES CAPACITORS       YES
; X' J, Q1 E9 H% e: a) A2 aLVS REDUCE PARALLEL CAPACITORS     YES
LVS REDUCE SERIES RESISTORS        YES
& e: A: x0 S( H. {: B  o& MLVS REDUCE PARALLEL RESISTORS      YES
LVS REDUCE PARALLEL DIODES         YES

LVS RECOGNIZE GATES                ALL // ALL or SIMPLE
LVS ABORT ON SUPPLY ERROR          NO               
8 P- M8 v4 r5 j3 Z
//LVS FILTER D(DN) OPEN            
//LVS FILTER D(DP) OPEN

, C) g, r# P% k' F# T1 I2 SLVS FILTER UNUSED MOS              YES
LVS FILTER UNUSED BIPOLAR          YES
LVS FILTER UNUSED CAPACITORS       YES
: h  K' k  T# {+ n* l% ]( g8 ~' RLVS FILTER UNUSED DIODES           YES
LVS FILTER UNUSED RESISTORS        YES
LVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG

LVS EXPAND UNBALANCED CELLS        YES

% \6 x8 }! h( e( J5 @' DPRECISION                          1000
RESOLUTION                         1
. ~& t, P" z" v7 L) j" n
UNIT LENGTH                        U
UNIT CAPACITANCE                   F //FF
$ q5 }  T/ Y/ l8 x, p' \$ r+ G: x- tUNIT RESISTANCE                    OHM
3 a3 Z7 Y! t( P  z, Z) c
FLAG NONSIMPLE                     YES
/ @7 F5 l* y" }3 HFLAG ACUTE                         YES
FLAG OFFGRID                       YES
) t* P+ y2 w5 J# M. bFLAG SKEW                          YES

DEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
TRACE PROPERTY MN(N) W W 0
TRACE PROPERTY MN(N) L L 0
4 R& ~3 G" ^3 ^7 O
DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
8 k2 w/ r' i6 j& qTRACE PROPERTY MP(P) W W 0
( T: d2 \$ h' D+ ~TRACE PROPERTY MP(P) L L 0
: o7 V( D; r. F
1 f  d9 j( m: u6 S1 ?0 o" f請各位大大在幫我看一下~拜託了~

arthur03226

我看你的問題應該是netlist file path 沒有update到。
* D4 V# a9 o- D0 Q也就是說，你依然是用舊的gds 比對舊的 netlist?
這是我的懷疑啦~~
" L/ W& T6 z; j- ]0 f0 t! |/ _再仔細檢查一遍你的netlist path & file name。
因為看起來lvs.com 沒啥問題。

tingyunwang

作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
% W# U" Y; k( z7 l$ w% }/ ]LVS FILTER UNUSED OPTION 不能隨便亂開option,
這樣可以避免錯誤

judy123

曾經有公司同仁問過同樣的問題
結果是netlist 沒update
5 P5 M, Q$ z" b- h刪除舊的netlist 重新產生新的netlist file
並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
並檢查path指向是否正確
合理的懷疑任何小細節

motofatfat

可能ㄉ幾種情形
1.資料沒updata
2.你ㄉcommand file  是沒比對size ㄉ
0 |4 U' D$ \  U6 T3.改變後ㄉ差異在容許範圍內
例如 W  W  3
    L  L  3

1 L) v! B0 J8 F0 S表示誤差在百分之3內是OKㄉ

motofatfat

你ㄉCommand 有下列這行
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
有可能 你ㄉ改變 在這幾ㄍCELL 中
這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ