run lvs時的嚴重大問題~狂急~

averyer

各位前輩~
+ b0 e+ x0 e& \0 E  D
我的layout到後面再跑lvs時竟突然發現~
) O1 M7 m$ a+ R7 L/ r# T1 k0 M& S
netlist的mos size改變後,但layout上不變,lvs竟然也會過~

這是什問題阿~我有畫一個簡單的inv也一樣相同結果~
/ \' T/ _% P- d  R' |8 e/ F# ~* q
8 P& s" E( c0 P* U+ o是command file要改嗎?還是calibre需要設定什麼?

  e- M8 h% I3 ~' P& [我完了~
5 J0 M- U0 `  D. r& h6 b7 ~- n5 p
( k: @2 [) A7 o& F( ^請各位前輩幫忙一下~拜託了~
1 q! }  c; q" }4 \5 ^3 k  V+ w- p

m851055

應該是有關尺寸check的部分為開啟功能，只要開啟就好了。

averyer

hi~
8 v4 M3 R2 }, F6 \& S+ u
我看command file裡~沒看到有描述check尺寸的部分~
! A. r9 h) P( F; F$ y( p; T
能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~

% H' n7 p7 D6 w, c非常拜託~謝謝~

12345

就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
TRACE PROPERTY MN(N) L L 0
; n; N8 I$ v9 ?* W3 v# aTRACE PROPERTY MN(N) W W 0
再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)

wanwan_kao

TRACE PROPERTY MN(N) L L 1 --------將1改成0
TRACE PROPERTY MN(N) W W 1 ------將1改成0
TRACE PROPERTY MP(P) L L 1 --------將1改成0
2 p  j) D) X4 lTRACE PROPERTY MP(P) W W 1-------將1改成0

averyer

嗚~嗚~
' E: H; F* }7 b7 z( j+ n5 f
" y3 p! w) v( r. I: j還是一樣~

: {1 z& ]& Z# ]$ R我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
- j" y( V& I7 p
7 q4 A% y' u2 {. {SOURCE PRIMARY   "chip"
SOURCE PATH      "./test_chip.net"
SOURCE SYSTEM    SPICE
% i0 p# V, r- D
LAYOUT PATH      "../chip.db"
* y, [, ]" O  s0 B0 e, V4 LLAYOUT PRIMARY   "chip"
LAYOUT SYSTEM    GDSII
& q% m, t3 m  @! _' v0 k6 [; k
' l  j; s4 f1 a# k6 BLVS REPORT   "lvs.rep"
2 d* E8 q; c! F5 q" eLVS ABORT ON SOFTCHK YES
6 L. S' F( F0 Q2 v" zLVS REPORT OPTION S

. S% `9 t  n& _% G+ E3 o2 p//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
- A; E, M9 h9 f; s0 {( ELVS WRITE LAYOUT NETLIST netlist.spi

PEX INCLUDE LUMPED L1 N_C R1
PEX REPORT LUMPED NONE
9 T  R: I/ l0 b5 `; kPEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

2 o* F. i/ ?2 E9 RPEX INCLUDE DISTRIBUTED L1 N_C R1
% p# x* X4 ?  K, b( i% |PEX REPORT DISTRIBUTED NONE
PEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE
& }# t5 }+ {/ N9 l: c
: U2 I2 |! p8 {2 RMASK SVDB DIRECTORY svdb query   
$ H2 ^# ~/ B2 S* W. s
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
0 u6 J: ?* s7 b, U( v SOURCE CASE YES
) r! ~% _9 p- Q* w6 k7 j5 | LAYOUT CASE YES
LVS COMPARE CASE YES
* W/ V- P* j8 r* A) [6 W2 y: L LVS GLOBALS ARE PORTS YES
( ~& w! A; a0 |8 s  e LVS SPICE PREFER PINS YES
. G+ Q& f! g) w6 E1 x LVS PROPERTY RESOLUTION  MAXIMUM ALL
& @& Q- `8 N" m/ o5 x' J
ERC KEEP EMPTY       NO
% m2 P$ r0 J5 s5 H+ IERC MAXIMUM RESULTS  1000
ERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI
" ?/ s4 y( W1 i3 g6 L( o
0 p- Z# |7 H) L5 \1 b5 q- K& nLVS POWER  NAME "VDD" "VCC" "EXVDD"
" Z0 |- q- v" q# h4 u* H0 ^+ T" lLVS GROUND NAME "VSS"  "GND"
3 L) \+ j: g1 j1 ?- I, w$ a7 W2 JVIRTUAL CONNECT COLON YES
: v6 ~! _, ?! p7 W4 h# M
) P8 L5 e7 B+ g
LVS ALL CAPACITOR PINS SWAPPABLE   YES
LVS IGNORE PORTS                   YES
! U3 I- x) \! T  g4 ?9 tLVS CHECK PORT NAMES                   YES
* P3 Y: Q: r1 Q' s9 n" F' V  {  sLVS ISOLATE SHORTS                 YES

: o" v; R: P  A% z! F2 s3 kLVS REDUCE SERIES MOS              YES
. c0 |5 t0 h# h" ^' }! KLVS REDUCE PARALLEL MOS            YES
LVS REDUCE SEMI SERIES MOS         NO
LVS REDUCE SPLIT GATES             YES
: j3 B1 p8 @9 |- N; E- J7 VLVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
  _2 H1 J0 C2 B2 t) E: iLVS REDUCE SERIES CAPACITORS       YES
6 z, x2 J0 q5 k. g+ r6 uLVS REDUCE PARALLEL CAPACITORS     YES
" y% ~- \% t% j9 \: vLVS REDUCE SERIES RESISTORS        YES
LVS REDUCE PARALLEL RESISTORS      YES
* w8 B: t! @$ _3 r. z3 aLVS REDUCE PARALLEL DIODES         YES
+ L, }) }: r* w5 W3 T
LVS RECOGNIZE GATES                ALL // ALL or SIMPLE
LVS ABORT ON SUPPLY ERROR          NO               

* \4 B6 o/ w3 ~) W//LVS FILTER D(DN) OPEN            
//LVS FILTER D(DP) OPEN

$ t! N+ {: Y3 L: K% W( w1 n1 s& lLVS FILTER UNUSED MOS              YES
LVS FILTER UNUSED BIPOLAR          YES
LVS FILTER UNUSED CAPACITORS       YES
LVS FILTER UNUSED DIODES           YES
LVS FILTER UNUSED RESISTORS        YES
0 w& a# }! P* Z/ J& c8 y% HLVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG
- f6 S$ T7 h: F" q$ p; ^
) u( o, J5 @7 B3 v1 ]/ C" o( vLVS EXPAND UNBALANCED CELLS        YES
" H. B6 J8 T) ?3 s" ?7 x, i1 L
& ]4 x2 @2 n& R. dPRECISION                          1000
RESOLUTION                         1

UNIT LENGTH                        U
7 v" a0 p9 n' h/ ~5 Z. Y) w4 `" K% }UNIT CAPACITANCE                   F //FF
UNIT RESISTANCE                    OHM

: {/ {$ b* E9 N( b$ A) BFLAG NONSIMPLE                     YES
FLAG ACUTE                         YES
% R! E, X4 B% m  A) m; O3 w* u  [FLAG OFFGRID                       YES
: \6 e! h6 Q( I) j* qFLAG SKEW                          YES
% p2 k6 K, f. }7 g/ \9 _
: v( w; R# t5 X. q% w8 JDEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
- J- M3 d2 Z3 s! k' sTRACE PROPERTY MN(N) W W 0
TRACE PROPERTY MN(N) L L 0

1 z" x! n, n, o& b( R9 oDEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
TRACE PROPERTY MP(P) W W 0
8 V4 ?) T! N/ eTRACE PROPERTY MP(P) L L 0

. y6 a; A3 k% {# k. E+ c3 y請各位大大在幫我看一下~拜託了~

arthur03226

我看你的問題應該是netlist file path 沒有update到。
也就是說，你依然是用舊的gds 比對舊的 netlist?
- }$ k/ X# R; H1 ~( h這是我的懷疑啦~~
: l+ [5 s, A# L. r& U: g' Z0 b再仔細檢查一遍你的netlist path & file name。
因為看起來lvs.com 沒啥問題。

tingyunwang

作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
- {+ q7 g" Q6 A% p# }4 }& TLVS FILTER UNUSED OPTION 不能隨便亂開option,
這樣可以避免錯誤

judy123

曾經有公司同仁問過同樣的問題
結果是netlist 沒update
刪除舊的netlist 重新產生新的netlist file
( Y8 N" n8 X: C! O並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
並檢查path指向是否正確
' p  b5 c% t& @1 T) z, D2 Q; }合理的懷疑任何小細節

motofatfat

可能ㄉ幾種情形
1.資料沒updata
2.你ㄉcommand file  是沒比對size ㄉ
8 Z; Y- c3 x" H' |% \3.改變後ㄉ差異在容許範圍內
例如 W  W  3
5 G. f) I2 b5 P+ p3 \) ]. {: J    L  L  3
2 Z( h, D* V6 f6 y
表示誤差在百分之3內是OKㄉ

motofatfat

你ㄉCommand 有下列這行
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
: ]: _) \8 _- t( n+ S8 f( v1 K" }0 H7 U/ t有可能 你ㄉ改變 在這幾ㄍCELL 中
/ {5 X- ?8 W1 Y; q$ y# f. Z0 @這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ