run lvs時的嚴重大問題~狂急~

averyer

各位前輩~
$ h- W2 ~( k) L, s
( c+ p7 j# o, x3 N我的layout到後面再跑lvs時竟突然發現~

netlist的mos size改變後,但layout上不變,lvs竟然也會過~

! k5 Q: w- n9 g9 Q這是什問題阿~我有畫一個簡單的inv也一樣相同結果~
0 ^8 a5 \7 g( l
是command file要改嗎?還是calibre需要設定什麼?

我完了~
5 v3 }* x) h* y% l/ ?) [1 T
) ]7 U6 `. ?9 k6 Z# h請各位前輩幫忙一下~拜託了~

m851055

應該是有關尺寸check的部分為開啟功能，只要開啟就好了。

averyer

hi~

  i, p2 c3 ^4 u% p我看command file裡~沒看到有描述check尺寸的部分~
$ Y+ W8 @+ i! x
能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
1 f- A% C0 j# F) d2 I
4 I# r. l& {3 _1 X非常拜託~謝謝~

12345

就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
; z6 q1 d% \2 WTRACE PROPERTY MN(N) L L 0
6 d+ l% {' p4 Y$ |2 iTRACE PROPERTY MN(N) W W 0
5 K9 i5 M' |9 K) B再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)

wanwan_kao

TRACE PROPERTY MN(N) L L 1 --------將1改成0
1 c/ }4 ]# U! aTRACE PROPERTY MN(N) W W 1 ------將1改成0
TRACE PROPERTY MP(P) L L 1 --------將1改成0
1 r( f3 v1 l, n3 g8 {TRACE PROPERTY MP(P) W W 1-------將1改成0

averyer

嗚~嗚~

$ N3 L: W# E$ Z* S+ P. k0 o* [還是一樣~
+ j& i: c2 p! `) ^% m; g
6 H+ W7 M' K. A, z6 D. Z我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
+ X& w0 ?2 H) Q% ?1 q
7 d  b! Q0 L  A: X7 I+ nSOURCE PRIMARY   "chip"
SOURCE PATH      "./test_chip.net"
& I9 ~5 a1 r' ~3 Y: o/ HSOURCE SYSTEM    SPICE
) m, x. y9 x  u7 _% u
LAYOUT PATH      "../chip.db"
- S4 b, s$ l$ ~5 _( uLAYOUT PRIMARY   "chip"
* |0 x2 b8 m8 y- CLAYOUT SYSTEM    GDSII
# @, e& _. N# r8 k
; q, A- b7 }3 x+ y5 ^' m7 oLVS REPORT   "lvs.rep"
8 A2 c2 i9 v7 l7 ?6 @LVS ABORT ON SOFTCHK YES
LVS REPORT OPTION S

$ C3 Q& d7 J$ V2 X//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
LVS WRITE LAYOUT NETLIST netlist.spi

' W  s( j; U6 v% yPEX INCLUDE LUMPED L1 N_C R1
5 H3 F$ n. |6 FPEX REPORT LUMPED NONE
PEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

PEX INCLUDE DISTRIBUTED L1 N_C R1
8 V; d$ w7 K8 [; k5 S9 XPEX REPORT DISTRIBUTED NONE
+ F' H9 d" P0 K9 X# Y9 sPEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE

MASK SVDB DIRECTORY svdb query   
$ U+ Y( p* J8 y  u; J' T
& I3 I: {: R6 B4 j: m1 R EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
/ W: a. ?* }0 b3 z9 o SOURCE CASE YES
LAYOUT CASE YES
# ]$ R' Z2 V  f' J5 a& a, ^ LVS COMPARE CASE YES
5 B5 V. J, z1 `+ M LVS GLOBALS ARE PORTS YES
LVS SPICE PREFER PINS YES
" g# o2 `7 k# \; s LVS PROPERTY RESOLUTION  MAXIMUM ALL

8 [3 T2 A: R! t6 aERC KEEP EMPTY       NO
ERC MAXIMUM RESULTS  1000
* n6 H1 _( ~' }4 ?ERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI

; h# ?3 _8 |6 A2 [LVS POWER  NAME "VDD" "VCC" "EXVDD"
LVS GROUND NAME "VSS"  "GND"
0 U0 x; D* J: {& fVIRTUAL CONNECT COLON YES

) n* @  v0 D! v, |
LVS ALL CAPACITOR PINS SWAPPABLE   YES
LVS IGNORE PORTS                   YES
, e0 c9 ]8 X' J' u1 a( z6 _LVS CHECK PORT NAMES                   YES
8 L9 D: E0 h# k3 ULVS ISOLATE SHORTS                 YES
: u3 n/ F4 Q6 E7 Q
LVS REDUCE SERIES MOS              YES
; Y6 Q9 _1 m) U7 K! Z7 z- s' cLVS REDUCE PARALLEL MOS            YES
LVS REDUCE SEMI SERIES MOS         NO
LVS REDUCE SPLIT GATES             YES
3 s/ A! w% Q% ^# \8 `LVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
. D8 z& L. v3 d4 R6 \% mLVS REDUCE SERIES CAPACITORS       YES
LVS REDUCE PARALLEL CAPACITORS     YES
LVS REDUCE SERIES RESISTORS        YES
LVS REDUCE PARALLEL RESISTORS      YES
4 @& Y" x/ ]8 k8 S. }. d/ r3 jLVS REDUCE PARALLEL DIODES         YES
4 Y6 k8 K8 ?  `2 G* W# i* ~1 n0 I' c
LVS RECOGNIZE GATES                ALL // ALL or SIMPLE
3 w* \- ?) `# S/ z% V4 CLVS ABORT ON SUPPLY ERROR          NO               
" p# Y8 g/ P& |: T! L
0 U; }7 m4 C9 [9 G* Y//LVS FILTER D(DN) OPEN            
4 a" D! B+ A8 h% c//LVS FILTER D(DP) OPEN
# f& k, K& B& d6 J: A# y! J
LVS FILTER UNUSED MOS              YES
LVS FILTER UNUSED BIPOLAR          YES
* G$ M7 I. V! l, b, i2 KLVS FILTER UNUSED CAPACITORS       YES
LVS FILTER UNUSED DIODES           YES
- i" k) h+ R6 QLVS FILTER UNUSED RESISTORS        YES
; s0 D* e' y( r+ M" H- N. j. pLVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG
  X* p* m  \9 }7 W# x
7 ^; c6 h8 e5 dLVS EXPAND UNBALANCED CELLS        YES
+ J+ y8 s, p7 |9 }1 p8 S
5 Y/ X+ r) T+ V% k* C6 XPRECISION                          1000
4 O1 j( q9 N# n' P9 C- fRESOLUTION                         1
! a  v$ v  L$ Y" b# n) {( D3 ~9 H
UNIT LENGTH                        U
2 V$ ~/ t! m: z7 F9 g/ HUNIT CAPACITANCE                   F //FF
! @; L' a" y9 `  s  T- p0 sUNIT RESISTANCE                    OHM

FLAG NONSIMPLE                     YES
FLAG ACUTE                         YES
FLAG OFFGRID                       YES
: Y* k* I5 Z! t$ ^2 f/ s, v$ E! iFLAG SKEW                          YES
6 U/ k0 c' y- `5 }# |! r+ p
1 t" `/ l5 `& M8 o9 i9 `! oDEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
1 B! `7 F9 k. q4 }1 Z8 HTRACE PROPERTY MN(N) W W 0
5 \1 P$ ~) q/ J: X; U/ O% kTRACE PROPERTY MN(N) L L 0

# ^% d$ S1 q/ h4 k& ?DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
TRACE PROPERTY MP(P) W W 0
TRACE PROPERTY MP(P) L L 0
; m& K. N* r+ x  i" A$ `/ h% p
請各位大大在幫我看一下~拜託了~

arthur03226

我看你的問題應該是netlist file path 沒有update到。
也就是說，你依然是用舊的gds 比對舊的 netlist?
這是我的懷疑啦~~
再仔細檢查一遍你的netlist path & file name。
因為看起來lvs.com 沒啥問題。

tingyunwang

作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
LVS FILTER UNUSED OPTION 不能隨便亂開option,
4 }8 m2 _1 c4 r這樣可以避免錯誤

judy123

曾經有公司同仁問過同樣的問題
  ~1 S3 j# f0 V& E' J結果是netlist 沒update
刪除舊的netlist 重新產生新的netlist file
並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
並檢查path指向是否正確
合理的懷疑任何小細節

motofatfat

可能ㄉ幾種情形
1.資料沒updata
2.你ㄉcommand file  是沒比對size ㄉ
- g0 l$ m5 F2 {" m3 k  y- M$ C3.改變後ㄉ差異在容許範圍內
例如 W  W  3
    L  L  3

3 u1 U' F2 i9 L! x表示誤差在百分之3內是OKㄉ

motofatfat

你ㄉCommand 有下列這行
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
1 y0 S, P2 L$ b/ h. M4 u1 Y有可能 你ㄉ改變 在這幾ㄍCELL 中
6 S; e* Q% m. e' }8 m4 G! G; X) x這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ