run lvs時的嚴重大問題~狂急~

averyer

各位前輩~

我的layout到後面再跑lvs時竟突然發現~
( N+ `$ S; `9 h( A: V
1 l1 C3 j; b/ p7 ]+ tnetlist的mos size改變後,但layout上不變,lvs竟然也會過~
7 ]! v9 c. E' X. T
& [5 w! y2 X. g7 ~7 A這是什問題阿~我有畫一個簡單的inv也一樣相同結果~

是command file要改嗎?還是calibre需要設定什麼?
9 a! Z  d& y: e; K+ }% h) D
! Z8 ^) a- Z* W# [/ C我完了~
. W& w% Y# _2 J
請各位前輩幫忙一下~拜託了~

. X: E, Q6 z) E4 }# D7 [1 k

m851055

應該是有關尺寸check的部分為開啟功能，只要開啟就好了。

averyer

hi~
% s4 f) [% @6 @( m/ s0 B* A/ f) Q( }2 ^
我看command file裡~沒看到有描述check尺寸的部分~

# q2 G# H4 u5 W7 s能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
! Q* `0 q# |, }5 [5 T) Y6 t
非常拜託~謝謝~

12345

就是這個誤差百分比沒設成0(代表誤差0%才會過,一班analog是設成0),還有更簡便的寫法,用變數(看到這篇,又被你偷偷學到了)
TRACE PROPERTY MN(N) L L 0
8 n8 T* r8 T8 K, v* UTRACE PROPERTY MN(N) W W 0
, ]$ q9 e3 k( j( W: y5 G再來講一下LVS好了,LVS過了layout就一定會對嗎?窩不一定,其實陷阱很多,寫LVS的人若沒寫好就會錯,只不過會給人下載的應該是寫的很準, 所以也不用太擔心,只是我覺得在寫ERC這塊到不是很完善,更誇張有些人根本連連RUN完LVS,ERC都不會看窩,LVS對,ERC可不一定對,有的是command file根本沒寫完整,有的是有寫你沒打開ERC(Option),建議一下各位layout,command file前面都會說明定義Option,該開該關先看清楚吧!!,程式不會看沒關係,至少前面說明要看清楚,不要拿來就RUN.(又被你偷學到了)

wanwan_kao

TRACE PROPERTY MN(N) L L 1 --------將1改成0
( {4 E& k1 M' I& r' r/ o5 U1 W* fTRACE PROPERTY MN(N) W W 1 ------將1改成0
TRACE PROPERTY MP(P) L L 1 --------將1改成0
3 i) k! l8 I. ]: r  c/ c' C) s! ]7 GTRACE PROPERTY MP(P) W W 1-------將1改成0

averyer

嗚~嗚~

還是一樣~
' G7 T" Q5 _0 z
) E) D  _2 o6 C3 A, w# j& B我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~
6 w' H  e% y' v. J, d
SOURCE PRIMARY   "chip"
# q8 b* w3 R1 ^! o. B2 K+ ]SOURCE PATH      "./test_chip.net"
SOURCE SYSTEM    SPICE
1 d/ K; I3 ^) C" @. D( ~
) Q2 J/ T" ^: X8 eLAYOUT PATH      "../chip.db"
LAYOUT PRIMARY   "chip"
LAYOUT SYSTEM    GDSII

! y2 ~4 q! m6 J$ w! S- v. y( eLVS REPORT   "lvs.rep"
" x: Z4 E  b. R) j6 i5 B2 zLVS ABORT ON SOFTCHK YES
LVS REPORT OPTION S

//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
" S( ^& @$ q- X' B) cLVS WRITE LAYOUT NETLIST netlist.spi

3 ^5 v, P+ T2 X: Y. t3 U6 N9 ?7 q/ `PEX INCLUDE LUMPED L1 N_C R1
PEX REPORT LUMPED NONE
PEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT

2 M5 j+ [4 ]* d, @PEX INCLUDE DISTRIBUTED L1 N_C R1
" R) u/ d% P7 _+ c, |  u* v- a( \PEX REPORT DISTRIBUTED NONE
# T( Z+ \6 `1 l9 W+ q, P0 zPEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
9 @0 W# F3 q+ j' }7 t6 Y0 _$ oPEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE

MASK SVDB DIRECTORY svdb query   

' {* O( l" E, S8 w. u EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
3 R7 n: M5 I( O SOURCE CASE YES
LAYOUT CASE YES
LVS COMPARE CASE YES
/ J! l5 \7 K0 K2 o# b8 d8 f2 ? LVS GLOBALS ARE PORTS YES
LVS SPICE PREFER PINS YES
; B$ W) E' e( n  I. v LVS PROPERTY RESOLUTION  MAXIMUM ALL
& F! l. _" |& M5 N
ERC KEEP EMPTY       NO
5 U; [% X# @$ N% l1 D8 qERC MAXIMUM RESULTS  1000
ERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI

1 f6 g' c5 o5 V4 Z+ P: zLVS POWER  NAME "VDD" "VCC" "EXVDD"
: L2 I; W2 u- m. l0 @LVS GROUND NAME "VSS"  "GND"
6 e/ L9 J) W( e) b+ i# M4 hVIRTUAL CONNECT COLON YES
2 H1 X5 p9 `: m- A: `$ D$ i7 r
- d+ ?+ h1 {% t* m
2 \3 ]4 U$ K6 f: b3 YLVS ALL CAPACITOR PINS SWAPPABLE   YES
) }' M6 A4 _% [- [. M8 PLVS IGNORE PORTS                   YES
0 M0 z  \2 L: S" _/ iLVS CHECK PORT NAMES                   YES
* {; \4 Z% ^7 q; ]8 `/ @- cLVS ISOLATE SHORTS                 YES
5 a* g( e/ E( P$ u: g  e
LVS REDUCE SERIES MOS              YES
LVS REDUCE PARALLEL MOS            YES
- R  d2 q/ ]* ~( R  I; LLVS REDUCE SEMI SERIES MOS         NO
. |$ L0 g3 a6 w6 b. R: w4 Z- yLVS REDUCE SPLIT GATES             YES
LVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
LVS REDUCE SERIES CAPACITORS       YES
LVS REDUCE PARALLEL CAPACITORS     YES
LVS REDUCE SERIES RESISTORS        YES
LVS REDUCE PARALLEL RESISTORS      YES
+ R/ S7 z9 G- W" FLVS REDUCE PARALLEL DIODES         YES
' m" Q0 m; I8 R. b* @1 J6 b/ J
0 J6 u/ H4 P+ e2 Y: a$ tLVS RECOGNIZE GATES                ALL // ALL or SIMPLE
LVS ABORT ON SUPPLY ERROR          NO               

7 W7 \0 A7 a9 {; p# H# }//LVS FILTER D(DN) OPEN            
6 P3 F* l8 \4 X- B4 J! c3 C//LVS FILTER D(DP) OPEN
9 r- M1 n( n4 D. }0 Q( B5 k
LVS FILTER UNUSED MOS              YES
6 e8 w5 L- r1 ^5 `6 P2 ^$ N6 vLVS FILTER UNUSED BIPOLAR          YES
LVS FILTER UNUSED CAPACITORS       YES
LVS FILTER UNUSED DIODES           YES
LVS FILTER UNUSED RESISTORS        YES
2 g  A  X- X% A( U2 Q, U3 }2 QLVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG
4 N& o4 V: U& e7 E# [; }! y
7 t6 T$ J. [9 y/ I& @, pLVS EXPAND UNBALANCED CELLS        YES
- x' [% e  ]: E# i
9 D0 l% A/ G4 F8 X  e. ]+ `PRECISION                          1000
9 q2 j/ K; h/ v" nRESOLUTION                         1

" r  x4 {; P+ \0 a6 \UNIT LENGTH                        U
* q7 f  u( b! LUNIT CAPACITANCE                   F //FF
2 j. _" M8 t' A5 fUNIT RESISTANCE                    OHM
& P. i7 f% d  n& L- F* \4 {
$ }, J" p! g/ y( G6 FFLAG NONSIMPLE                     YES
  _; Q* o  L3 L5 O; n3 m6 \/ LFLAG ACUTE                         YES
FLAG OFFGRID                       YES
FLAG SKEW                          YES

- H; K6 h2 M1 I* j+ u* jDEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
8 b1 j. C, ]& h* R( T: y  O$ RTRACE PROPERTY MN(N) W W 0
TRACE PROPERTY MN(N) L L 0

DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
TRACE PROPERTY MP(P) W W 0
  Q+ o( j9 M, V6 n, f& qTRACE PROPERTY MP(P) L L 0
& i- V9 G: {( P* P
; x. `* }$ t- E9 _8 M( E請各位大大在幫我看一下~拜託了~

arthur03226

我看你的問題應該是netlist file path 沒有update到。
' y; o/ }, U" [% u也就是說，你依然是用舊的gds 比對舊的 netlist?
這是我的懷疑啦~~
再仔細檢查一遍你的netlist path & file name。
因為看起來lvs.com 沒啥問題。

tingyunwang

作layout一定要養成好習慣,reduce option 不論是mos,cap,res.皆要NO
LVS FILTER UNUSED OPTION 不能隨便亂開option,
這樣可以避免錯誤

judy123

曾經有公司同仁問過同樣的問題
8 e1 R3 M- t  j( Q( D+ e結果是netlist 沒update
" p" N. Y  o; \4 u- @; S刪除舊的netlist 重新產生新的netlist file
! `3 g! ?' _6 x6 _/ @5 }並open new netlist file 確實的確認修改過的mos size是否為最新的正確值
並檢查path指向是否正確
合理的懷疑任何小細節

motofatfat

可能ㄉ幾種情形
+ ?; Q1 k3 P9 U5 n1.資料沒updata
2.你ㄉcommand file  是沒比對size ㄉ
3.改變後ㄉ差異在容許範圍內
; Z; P. g' M, v" r! \8 w: a例如 W  W  3
4 O7 F+ D2 a4 f8 n3 E1 Z    L  L  3

4 o  |3 |- p' C% F) m) H表示誤差在百分之3內是OKㄉ

motofatfat

你ㄉCommand 有下列這行
EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
  @; Q1 G5 P  c/ T  ~" v  j4 M有可能 你ㄉ改變 在這幾ㄍCELL 中
, r4 L  F* Z! X/ J" r8 G2 f這行ㄉ意思是 這幾ㄍCELL 是不驗ㄉ