|
2#
樓主 |
發表於 2008-12-16 11:56:23
|
只看該作者
第一部分:計畫概述及第一批推動項目說明+ }: ]- R& d) p0 l; S3 w
一、計畫概述:
! V D# F- v: y( W# A) k" J" z. A本計畫目的在於鼓勵企業從事更「深層次」與「前瞻性」的研發活動,開發未來5年後可符合市場需求的產品或技術,使我國以原創性與領導型技術,創造新興產業、創新產品或新創事業,並藉由引導企業進行探索性前瞻研發活動之過程,建構我國產業長期前瞻研發的文化與環境,進而全面提升我國產業競爭力,使台灣成為全球具影響力的關鍵角色。
! q. m% G8 y2 ?
/ V& l3 |; I3 ?/ {二、第一批推動項目:/ h9 V$ E" _6 m; }( Q5 K) g
; J3 ~( C& [2 \; V' k% g# w j/ }
(一)高度整合晶片技術:須說明研提計畫之關鍵核心技術與領導廠商比較其創新之處,提出現階段技術挑戰及技術突破與未來競爭優勢。研提計畫內容僅限下列5項技術項目。( Y8 K" h' i; u1 O9 K9 ]. d
* g( D( S; U, n
(1)低耗能晶片技術
5 O, q; W; P" Q- V3 I5 ?( ?4 b0 T% P在個別應用領域中(如手機、NB…等)之IC供應電壓Power supply voltage或消耗功率Power Consumption等低耗能晶片之相關參數,與國際同類型應用領域之同型元件比較同等或具相對優勢。' E! o+ E- R3 p2 t' o* X E
' c3 W% I0 B- e4 a- Y/ W% ]0 o(2)無線通訊技術
, J) G- V$ v6 y0 k9 v) y採用CMOS RF製程的新世代無線通訊之主動式射頻元件或功率放大器,並符合該產品之最新正式標準規格。
9 ?, T( V- M4 |6 L* M1 d) L" O( O' k x+ Z5 m
(3)SoC設計技術
! _% L# }/ H) S; K9 g% Z5 \- MSoC設計技術之整合功能必須包含Logic、Memory、Analog、multi-core(多核心處理器)等元件,邏輯元件(Logic)採用新進製程之SoC設計,Memory、Analog、multi-core(多核心處理器)等其他元件不限定,而Analog須包含RF及電源管理。! s5 v0 W* C1 Z; p; l4 J; h7 t% P$ S
- {) w" l9 y: h& B" a& c2 b2 O(4)晶片堆疊封裝技術7 L, R9 S3 h" |/ @2 n% J
晶片堆疊封裝技術能促使Memory容量倍增,或整合不同功能元件(例如Logic+Memory+RF+微元件Micro.)之晶片堆疊封裝技術,並說明其採用之封裝形式(如SiP、PoP…等)及內部接連技術(如打線接合、矽通孔…等)。
0 e4 f% L' Q: u* ]* H( ?
2 P* ~+ |6 y: T1 }8 G5 w O(5)異質整合封裝技術
% ~# ]3 l2 @0 \, k% M' s3 H應包含資料處理電路(例如MPU或DSP等)、控制與訊號感測電路(例如MCU或Logic等)、記憶體(Memory)及無線通訊電路,並至少包含MEMS、光學元件或Bio之異質整合封裝。 |
|