|
2#
樓主 |
發表於 2008-12-16 11:56:23
|
只看該作者
第一部分:計畫概述及第一批推動項目說明
5 a- d# G" _( {/ l4 d8 G一、計畫概述:
3 @4 r( }% }7 u- ]7 y3 X本計畫目的在於鼓勵企業從事更「深層次」與「前瞻性」的研發活動,開發未來5年後可符合市場需求的產品或技術,使我國以原創性與領導型技術,創造新興產業、創新產品或新創事業,並藉由引導企業進行探索性前瞻研發活動之過程,建構我國產業長期前瞻研發的文化與環境,進而全面提升我國產業競爭力,使台灣成為全球具影響力的關鍵角色。
% t4 R' u0 b, C6 Y! j7 ?3 s0 b6 X3 M: ?/ k* Q6 Q8 h. p& W( L
二、第一批推動項目:
5 a6 |! B; O* R; a# C; i' O3 ^- T( x2 Y' `8 I
(一)高度整合晶片技術:須說明研提計畫之關鍵核心技術與領導廠商比較其創新之處,提出現階段技術挑戰及技術突破與未來競爭優勢。研提計畫內容僅限下列5項技術項目。% E! c! m: p3 a" w w% m
( l) w0 ^7 u9 b4 r$ F
(1)低耗能晶片技術
* A3 y" d$ ~$ Z+ A& N* w' G: `! l在個別應用領域中(如手機、NB…等)之IC供應電壓Power supply voltage或消耗功率Power Consumption等低耗能晶片之相關參數,與國際同類型應用領域之同型元件比較同等或具相對優勢。
! q) U' }0 T3 l# m+ A# F. e% @+ y
2 _9 s4 M. B3 f6 {9 \. K; k(2)無線通訊技術0 c: c, z7 H4 A! M' O8 C4 f' Z+ l
採用CMOS RF製程的新世代無線通訊之主動式射頻元件或功率放大器,並符合該產品之最新正式標準規格。0 [4 e/ Q/ {& [6 q4 {
* m' [1 M" r: s5 {. D/ z, X3 P1 Z(3)SoC設計技術
' u" N! _, E) B6 RSoC設計技術之整合功能必須包含Logic、Memory、Analog、multi-core(多核心處理器)等元件,邏輯元件(Logic)採用新進製程之SoC設計,Memory、Analog、multi-core(多核心處理器)等其他元件不限定,而Analog須包含RF及電源管理。* \; ?. l5 n3 n% i
D) Q# o. C, X( i8 h- K7 X, ~ _
(4)晶片堆疊封裝技術
1 x9 E/ ^7 O9 J# j4 t+ G/ p7 N) s* u晶片堆疊封裝技術能促使Memory容量倍增,或整合不同功能元件(例如Logic+Memory+RF+微元件Micro.)之晶片堆疊封裝技術,並說明其採用之封裝形式(如SiP、PoP…等)及內部接連技術(如打線接合、矽通孔…等)。
% Y6 n" Y3 n; J2 Q5 V0 t9 s' k$ G+ o
(5)異質整合封裝技術
1 u) S* W V% O" ]應包含資料處理電路(例如MPU或DSP等)、控制與訊號感測電路(例如MCU或Logic等)、記憶體(Memory)及無線通訊電路,並至少包含MEMS、光學元件或Bio之異質整合封裝。 |
|