|
|
你可以看看謝永瑞寫的vlsi概論 這本繁體書的介紹吧@@
6 \9 E$ r4 h+ K2 k# h最簡單的一句話就是：探討vdd與vss短路的現象!
( I2 r; y5 T$ V+ n5 G2 J( ~* h# j因為電路裡面因寄生電阻而產生寄生電路，而從寄生電路中可發現若寄生電阻越大將會使得vdd與vss之間的2棵TTL電晶體導通電流越大，於是當非常大時 vdd到vss之間已形同短路，這時就稱為latch-up 。8 K4 W* z4 D& p$ j6 v
書上有畫它的寄生電路給你看，你看了就懂了!
4 C& y; S6 H: I4 z6 z) i2 ?而為了降低此現象發生的可能性，則是想辦法降低其寄生電阻，書上就有提到佈局中用5種以上方法的介紹!) g7 }* C! I( n1 Q" b; s
5 W8 B& U# V# L) v
不過我很好奇的是，不管是什麼現象問題 ，最後不是只要看post-sim波形好不好 就行了?
: p% X2 L5 g( _" r# w4 }3 Q7 z( @如果發生latch-up或其它初學者所不知的現象，我想跑post-sim時波形應該就會明顯的有問題才對! 所以畫 layout就是要想辦法把post-sim給跑的好就較不用懷疑會不會還產生什麼現象，只是畫很大電路時 這layout技巧 就是最主要的學問了...6 a* S1 o, A/ @" _: |& x
以上是小妹個人 看法，如有誤 請幫忙糾正 謝謝><
0 f0 v" E/ J' v1 i" I, H8 T6 D/ n6 l6 |
另外像latch-up現象若發生，但你跑drc、lvs應該就不可能過了阿@@, C) S; }- _! x0 v, \: j" K0 q l
# e* k/ J/ ]; N/ }% S* I N: `
[ 本帖最後由 君婷 於 2007-11-13 08:47 AM 編輯 ] |
|
IP卡
狗仔卡
發表於 2007-11-12 23:30:34
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
樓主