layout design的疑問...

averyer

各位前輩~

我目前手上有一io pad是廠商提供的,也有一份他們esd guideline, 不過我發現他們提供的io pad有一部份沒照esd guideline在畫...只有照一般layout design rule在畫...這樣esd不會有問題嗎?還是esd guideline只是參考?(不可能吧)我可以就照他提供的pad畫而不要參考esd rule嗎?

semico_ljj

esd guideline确实只是參考，可以根据需要适当变大或变小。

qetuo852

我是覺得只要注意 rule 裡有關 esd 裡的幾個點就可...
至於..如果還是不太確定的話
* k3 |4 {+ [( i可問問看廠商是否確定~
3 I3 c  L0 T$ K
: f- U0 X) S. |! u順便多學點東西
互相學習，才有進步

CM168899

如果IO 一切layout 照esd guideline在畫
# M1 A) Y) v1 z你的產品就會比別人大
0 P+ o8 Z# S) r: X' g6 Wcost 就比別人高囉..................想想吧

腳踏

提供的是有驗證過
用下去
rule 越小越好

ecalfs

ESD layout 是一門學問, 變化很大很多元, 其實本來就沒有的一定的標準
) p7 A$ h+ p( ]& a& r/ X# O: J: Q9 Z8 E* NESD rule只是一種簡化的結果, 知道基本的rule即可,但勿被誤導窄化

pkjordan

有些是可以偷rule的
" o' g4 n& h0 @: n' o6 S, ]* T3 l可以問問看廠商唷
順便學學他們是怎樣偷rule也不錯唷
- `6 O. U! M# b- H共勉之

Davidy

ESD succesful or fail base on layout, design and process, you should consider above 3 items.

lin.weite

通常FAB所提供的esd guideline我們公司在Layout時也只是參考
6 ]( g1 l6 O- x/ r5 K如果完全照guideline畫,那Chip Size就會很大囉!!

12345

原帖由 腳踏 於 2009-2-12 10:24 AM 發表
1 C! F  F( s! M6 b提供的是有驗證過
. X9 S/ m# y! C" l6 H% u" c用下去
9 \7 N* A) f* E9 g# jrule 越小越好

2 C% M& G4 z4 G) u正中
沒錯,他敢拿給你,就是驗證過,esd打不過,就叫fb場賠,不過不可能打不過,敢給你用就是OK的,用下去,真的是越小越好

cindyc

原帖由 12345 於 2009-5-24 02:46 AM 發表
. o& J3 J- r2 l1 g/ }
正中
. C) p" J% c; ^% u沒錯,他敢拿給你,就是驗證過,esd打不過,就叫fb場賠,不過不可能打不過,敢給你用就是OK的,用下去,真的是越小越好

. E, V1 O! N- q9 X( n7 t6 m1 O
3 z7 R" A+ m% h9 f1 k  `% N  S) n  m以上說的都沒錯
5 e1 y5 L/ B' f不過之前我待過的公司也有自己try的
0 r# k+ U2 U8 z1 F5 ^8 `4 p# }當然啦 公司手上銀彈要充足囉
其實這就是經驗值啦

wangli1013

这里都是台湾的同胞？繁体字看不懂。。。郁闷

ceochu

繁体字看不懂的話
可以使用Firefox的同文堂套件!
很方便的唷^^

lnxmj

厂家的esd rule都很保守，一般情况下不可能完全按照esd rule做。这就需要自己和公司仔细分析和实验了。

lethalkiss1

fab 给的都是保守值啦，  许多rule 还是要靠经验去积累和判断的~~~

cas

esd rule is reference for designer without esd simulation and test. in pratical design, tapeout-proofed esd io is ok