Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 8016|回復: 14
打印 上一主題 下一主題

[問題求助] 在pll中何种charge pump最好?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-25 17:58:29 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
刘深渊老师的书中所举实例大多采用一种交叉式的,switch在source端的结构,这种结构有何好处,有无做过的大大讲讲咋回事,因为据理论理解,pmos电流源和nmos电流源的偏置明显是不一样的,这样的两条支路在charge pump中的电流会有很大的mismatch。- |  D' g5 z# Q; S% K/ J6 C6 u0 g

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂1 踩 分享分享
2#
發表於 2009-5-27 09:36:51 | 只看該作者
除了PN MOS電流的mismatch之外, 因為switch造成的charge injection/ q) }, b  e: {% K3 O8 X6 Q
不會直接影響到output點,使得control voltage更加穩定
3#
 樓主| 發表於 2009-6-1 15:51:47 | 只看該作者
看来mbission大大有研究,那为何current bias 为何要采用这种交叉状的,一般来讲pmos的bias会比nmos的bias高,这样从右数的第二条branch和第三条branch明显不match,不是造成了static的phase error ?
4#
發表於 2009-6-1 18:04:44 | 只看該作者
同意你的看法~~~的確會有不匹配的靜態誤差產生~~~不過是固定的offset,
. B. c/ c. i: |4 s可以調整的回來(加上dummy delay),利用這種current mirror方式應該是
1 o+ u; u+ }. T% ~# n希望有buffering的效果,不希望干擾到源頭~~~個人意見,供參考囉
5#
發表於 2009-6-2 15:10:56 | 只看該作者
Usually, I just use the simplest one, which is also quite robust
6#
發表於 2009-6-14 17:28:04 | 只看該作者
劉深淵老師的電路, 來研究看看, 謝謝大大們的心得分享.
7#
發表於 2009-6-14 17:28:04 | 只看該作者
劉深淵老師的電路, 來研究看看, 謝謝大大們的心得分享.
8#
發表於 2009-6-14 17:28:05 | 只看該作者
劉深淵老師的電路, 來研究看看, 謝謝大大們的心得分享.
9#
發表於 2010-8-17 21:31:33 | 只看該作者
劉深淵老師的電路, 來研究看看, 謝謝大大們的心得分享.
10#
發表於 2010-8-21 01:59:01 | 只看該作者
依他的接法,不過就是多一組的reference 給 charge pump output
" B' M( ?3 i* x0 G+ O5 B不能解決 current mismatch 也不能解決 charge sharing 等種種問題
7 b, m, }9 T0 v, W. u" M感覺只是要讓 charge and discharge 使用接近相同的 current mirror 而已吧
11#
發表於 2010-9-15 15:14:30 | 只看該作者
劉深淵老師的電路, 來研究看看, 謝謝大大們的心得分享.
12#
發表於 2011-12-9 09:27:29 | 只看該作者
谢谢各位前辈的分享。
13#
發表於 2012-1-20 17:02:03 | 只看該作者
劉深淵老師的電路, 來研究看看, 謝謝大大們的心得分享
14#
發表於 2012-3-22 18:37:37 | 只看該作者
如果要使得 Current mismatch 小的話 可以使用具有 op 的 Charge Pump 但是這會考慮到電路SR的問題
2 ^4 n8 A, h  {0 H1 [使得操作速度被限制 , 所以其實建立好同一個參考電流源 載利用Low-voltage 疊接兩顆MOS 去形成 CP 可使得MisMatch 下降 ,倘若要提升輸出阻抗可加上 Gain Boosting 的回授電路 , 這樣會使得CP能使用的操作範圍電流更加匹配 , 而  charge sharing 可利用加上一顆unit Gain Buffer 來解決 , 時脈匱入的話 可利用加上Tranmission Gate當成開關 或像劉深淵那電路右邊加上電容的方式來解決.
* }! ^5 R" ~' Z# J" {( t4 Z7 x4 u2 r/ |1 T2 {  x' T
通常沒疊接的CP Current mismatch 可達 1%-5%
+ z% x( p- t3 x* }7 u0 {疊兩顆 1% 以下

評分

參與人數 1感謝 +10 收起 理由
filterlife + 10 說得很深刻,謝謝了哈

查看全部評分

15#
發表於 2012-3-26 16:06:24 | 只看該作者
感謝分享~謝謝!感謝分享~謝謝!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-16 09:20 AM , Processed in 0.174010 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表