Gate Driver Design

yutian

請問大大一個問題，在DC-DC中，一般都會有Gate Driver Design電路，我們之前的做法就是用一串inverter去driver大的power mos，這樣會引起功耗和delay的折中考量。
在論壇里問一下哪個有做過gate driver circuit的，一起來討論一下，有沒有更好的方法或電路呢？
謝謝了

ladyluck

gate driver 不是都用 push pull circuit 來做
還是是我接觸到的都是這樣

lmy86

如果是很大的power mos 我的做法是 一个inverter 驱动四个 再驱动16个 再驱动至64个.如果 power mos  不是太大,不需要这么强驱动能力的话,就可以少一点inverter

baggio

一般采用non-overlap的做法和控制driver signal的slew rate来平衡功耗和delay的。。

semiartist

You should do dead time control if there're two MOS gates to drive,

summer1982

请问楼上push pull circuit
具体是指什么电路?能否详细的介绍下.
在看的paper中,如果是同步的一般都是用non-overlap(即 deadtime)

patrick02046

push pull circuit 這裡指的是 上面是pmos下面是nmos inverter