請問各位師兄乘法器的設計

semiartist

小弟現在需要實現如下運算：y= k * t1/t2 * vs 其中k是常數，t1,t2是脈沖寬度，也就是時間量，vs是電壓信號。由於系統是類比環境，不想數位化，小弟的想法是：

+ v2 f5 A2 f/ i# J7 Z首先通過積分電路，把t1,t2轉化為電壓信號v1,v2；然後通過2個乘法器來實現，其中一個通過opa實現除法功能。不知這種方案如何？請問有沒有其他更好的方法？
5 c# a1 U! X% g6 O4 u2 d' }, W
2 V& [& s9 {+ S1 {關於乘法器的設計，該用何種結構呢？小弟只知道3種結構：
" T7 \1 |6 C0 ?4 E' ]6 }1〉就是Gilbert Multiplier,這個我比較熟悉，以前用它作過VGA，但線性範圍實在太窄，所以對這種結構來說很是擔心它的線性範圍，不知各位師兄有何建議？
2〉就是對數結構的，沒用過，不知各位師兄覺得如何？
# F# }8 T# u' z/ `; t3〉就是pwm方式的，但小弟擔心過於復雜，因為我的信號頻率在60-80k左右，如果用pwm方式，那頻率是不是太快了？濾波是不是問題？
% D- ^2 y% p" f  x
' d- J# V6 q+ O" n( h先謝謝啦！

liuyanruuestc

如果你是要在FPGA内做乘法，可以通过内部DSPBLOCK的设计软件做。比如ALTERA的为DSPBuilder。比较方便

semiartist

原帖由 liuyanruuestc 於 2009-7-20 08:34 AM 發表
7 G/ u  }6 J4 D如果你是要在FPGA内做乘法，可以通过内部DSPBLOCK的设计软件做。比如ALTERA的为DSPBuilder。比较方便

; y: e* \( ]# V. P  @
/ L9 O* ^4 W2 h& g# p# y: A謝謝師兄的回復。只是小弟的項目是power IC，主要是類比的環境。
在網上搜了一些資料，參考中。
; t  v# f& v. U8 h
1 J" k' m" V$ x+ Z9 S- p& x懇請大大們幫幫忙，談談各種結構的類比乘法器。謝謝！

jeffshein

hello Semiartist:
我也是第一次作乘法器
9 i( s/ J/ E/ p而且需要做full range input
我的作法是將兩個輸入端先除100倍下來
" c# O% o, [9 b6 H3 M在level shift
成出來以後 再用單端輸出放大
這樣使用gilter cell比較好用
8 ^0 ^. X7 H& R; W% L7 M# m0 Y: c不知你之前的做法是如何
願意交換一下心得嗎