A Low-Supply-Voltage CMOS Sub-Bandgap Reference 模擬的問題

水漾sky

電路圖：

規格及模擬圖：

. I& Z: z2 N! N8 j- \% V2 z
4 N; H; s2 T' p4 ^+ _8 G( w想請問各位前輩
這種架構的BGR 要怎麼去調整設計出像上面那樣的模擬圖
! M2 ^* d4 n! |1 N再我所找到的ＰＡＰＥＲ中　有提到說此電路不需要啟動電路
$ q  @, ]- }: G' n  y) @! @, F再加上我試了很久 都抓不到它的特性
1 z$ a1 P& g5 c. {
( T. a* n8 W7 z. N' D+ [" P不知是小弟的ＳＰ檔打錯　還是　其他之類的

) k9 h  S9 L8 q6 ~小弟的ＳＰ：
# {1 O2 P7 k( q1 i" |
; S' A, t, Q4 d! P( M8 b3 t
請各位高手多多指教

* x, n- g+ y) a0 W如有需要ＰＡＰＥＲ　下面有載點可以參考

7 J7 I) \- c/ \! p2 ?+ k[ 本帖最後由 水漾sky 於 2009-7-25 02:10 PM 編輯 ]

shaq

DC 分析時，不用 Start-up 電路也可以模擬
  V+ F& N) N# T% Q2 \& Y( O' G
  \6 `) c& C2 g4 ?4 j0 h. z6 U" K.dc temp -30 100 1

leaf1989

樓上大大那張圖為什麼它的曲線會是往下的?有人知道原因嗎??幫我解惑一下!!!

水漾sky

那個圖 是PAPER的作者放上去的
. ~  j( v1 R2 U# u! n% V. C我也在找出原因 因為我也弄不出來= =

yalon

有人可以幫忙  貼上這一篇 reference 嗎 ??
0 B3 Q. t/ k( J. `: P
8 A9 |4 M) J. E多謝大德.
( N/ L& @# o; O' s% F0 i9 \+ z
& ~3 k* _* \. S7 o! O9 ~' o" n"Some circuit design techniques for linear integrated circuits"
IEEE Trans. Circuit Theory,
' _+ t4 k; M# \! D) o& G* g' c: T; bR.J. Widlar,

yalon

Dear sky :

% j! D' X( o2 s可否告訴我. 您的 device model Vthn & Vthp = ???
還有 VBE = ???
' ^' j: N4 h% g8 ^' M
因為我看完 circuit. 要用它的條件是.
. d2 A, P" g7 {+ h: f
4 L' B2 O1 `, r7 w  n$ \. iVTHn + Von x2 < VBE1
6 J: D/ e. p3 S5 \; h5 [, [|VTHp| + Von x2 < VBE2

如果我有錯. 歡迎指教.

& X% u9 X* |' d' u6 U+ Z. ~共勉.

水漾sky

恩~ 謝謝^^
6 P, s- z" ^8 `( I  {0 T我先試看看
因為我正在找VTHn 在哪邊.....

c3a1t039

感謝正在做這類電路，共同學習

Clemens71

gooooooooooooooooooood,  it's useful