layout N-well 超過解決方法?

davidwww123

請問各位大大有什麼方法解決這問題嗎?
或者有什麼建議~謝謝^^
5 r) \" X; Y  y
加了N-Well就出現以下的錯....
感覺是畫太大...
# D2 |. r- D, ?2 v不知是否有別的方法解決??  除了重畫....
感恩~

0 \" L' E* a& p* uDRC錯誤:
LATI.3A {@ N-well PICK-UP to PMOS max space < 20um
  PASD NOT NPKUP}

m851055

哪些是NMOS哪些是PMOS請說明.............

davidwww123

全部都是PMOS
全部都是PMOS
! z, m1 v# J) U全部都是PMOS

m851055

改用較上層的metal做跳線try it.................

motofatfat

這個問題是 body 離太遠  不是 NWELL 畫太大
應該是中間的MOS 離邊上的 BODY 超過 20 UM
看能不能在中間 跑線的下方加 N+ OD 當BODY
0 W4 a2 U  C5 C- n由兩旁加 CONT 和 M1 中間沒有 也 還好
試試看ㄅ

小包

hi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

clarkhuang

原帖由 小包 於 2009-10-19 12:50 PM 發表
, o% z) l" t( R: R& v! c# t# |hi~他的意思是說你的pmos沒有達到latch up的rule，上面有說明你的pmos到bulk GR要小於20um，所以你每40um就要一個n+GR。

- N4 v3 V1 F+ n/ G7 I
' f$ o, M- G  q' S/ A% @  y
同意上面大大 說的喔
4 Z1 e, v" ]" O
她的意思就是這樣  不過好像應該是每20um就要加一個  是40um嗎??   感謝

小包

因為他在report上寫pmos到nw pick up要20um，而不是pick up到pick up，所以以mos來說左右20um或是上下20um（其實只要一邊<20um就ok了，譬如說左邊19um就碰到GR），所以相加一共是40um，也就是說n+GR的OD到OD最大只能是40um，這樣包在裡面的mos到pick up的spacing一定會小於20um。就是一般所說的latch up rule。design rule上通常都會定義哦~
$ c" J8 O5 R8 U( @5 I- N
. B# n+ _6 r% o- F# s[ 本帖最後由 小包 於 2009-10-19 11:27 PM 編輯 ]

davidwww123

原帖由 motofatfat 於 2009-10-19 10:01 AM 發表
; h+ r' R" b# H/ y7 V, h* i* a這個問題是 body 離太遠  不是 NWELL 畫太大
應該是中間的MOS 離邊上的 BODY 超過 20 UM
# `; M: @1 p% l& Z% N6 p看能不能在中間 跑線的下方加 N+ OD 當BODY
由兩旁加 CONT 和 M1 中間沒有 也 還好
試試看ㄅ

: V& n  W9 U/ o9 [感謝~motofatfat前輩的方法!!
! d# `+ ?+ Q0 S2 F2 a3 b) |$ X! O* f讓我解決問題了! 謝謝

YuanII

感謝大大的告解!!
問題已解決~感恩