pn junction 的電路的設計與layout

gyamwoo

我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
5 e. V2 w- x: X9 Y8 K4 J. Y也可以解 anttena rule的錯誤。其電路圖如下：
7 I3 q/ B  ^0 \8 K
而我畫的layout圖如下：
% u3 O, d9 X2 ?5 E

3 r' u/ \( l2 S7 D7 \9 w' i我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
( `+ n" b2 n. v" T0 ?- _4 v1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
2.導通電流多大？跟pn接面的面積有沒有關係
3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係

拜託有人能給我一點指引，謝謝。

lu123sd

此貼確實有點意思~
. C( F; t  @6 `- z2 ^1 y


( z. M, S$ [7 e% G% f! `


& }. u6 k0 w) k$ i9 x+ _/ l
) g: A" q/ @* S  O% yair max tn nike shox tn requin sacs a main jordan shoes