PLL post-sim

bigbigbird

不好意思  小弟想請問一下
7 p' [0 E4 \& A2 s( SPLL pre-sim和po-sim完的頻率會掉很多嗎
6 _, R* n. T3 F% p* Z- |6 c因為pre-sim用spectre RF跑能夠鎖定住
但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
8 z6 @, C+ p) R8 ]' t: h希望瞭解的版有們能夠說明一下  謝謝囉

bigbigbird

有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
' {' T/ `$ z8 L4 R) t8 \+ Z1 n$ fvctrl卻中就一直處於接近vdd的狀況
我也不知道是為啥~而且都不會有放電的情況
2 h4 d& U& n/ A! Q0 _0 J這是我跑短時間的模擬圖之後的趨勢就是這樣= =
+ O' E# K5 s) V, z/ t8 C

Sgw

我建議你，先將VCO  post-sim.的tuning ragne模出來。
& g; ?3 s; J$ Z5 E
' O2 [$ y4 `/ J觀察你想鎖定的頻率是否超出你VCO的tuning range。

. ]6 S4 q7 q6 u; o. N0 [6 B: X+ K2 F我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;

7 V5 W& q  M+ a' S/ I) [! L整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。
  T7 |' e% w/ h
- y, m" P. d; @* I以上是小弟的觀點

finster

你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??
1 b2 ]  ^' B( `+ q如果有的話,那應該不會差太多才對
另外,你的post-sim是跑only c還是rc的格式
因為有時候跑rc的post-sim有可能會有問題

bigbigbird

我VCO的部分有單獨posim過都在我設定的頻率範圍內
po-sim的時候都是跑c+cc
9 D9 |% ~& h* U8 {. A* ~因為我上一踢下線也是發現這個問題  
0 D0 F: e8 x* a9 [2 v# }這次又遇到一次  讓我總覺得毛毛的

Sgw

你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?

bigbigbird

bigbigbird

無法貼圖...

deltachen

有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~

p12345q1

最近在研究電路, 感謝大大無私分享!