PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
! V* n" {8 [9 Q* c* N對於TX端有任何的影響嗎？

7 a3 u, n/ _/ X& U2 Y因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
! ]& @! U5 T0 r4 p4 n* p
混波之後，由於干擾信號太強而pll的phase noise又太差以致
! x- D$ k. @) W' Q+ L  e
snr不足。

9 y2 K# U$ ]; }. S6 o所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
5 @5 p+ `6 L0 D- g3 g; A1 p7 \& a+ o像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
8 T" `9 [9 R2 \# O/ X& f" a% M因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
1 a8 r3 L% x, B4 R! N! gfinster 發表於 2009-11-26 09:26 PM

/ y0 d/ d0 [* d- v* ^- k7 p  j聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
- R8 o3 j/ G9 M! i# k7 Z% j因為規格上沒有定義關於jitter方面的限制。
. {7 P+ ~& \$ m/ g" W以下是對方rx的定義
: z5 R1 {: n( P總頻寬3MHz，子頻寬300kHz
# {- d, }9 T  M9 U! h' F6 H/ OProgrammer / Controller Unit
Receiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
' O5 H0 |) E! n# j! nTx Power 　　　　　　　　  -20 dBm EIRP
0 G5 u5 }7 L, |; B$ v9 N# tRequired SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
- T0 i8 R* u7 P2 h. ^Ambient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
跟傳輸上的耗損
$ g! G0 D  p% p. M" |& f8 RTransmission Losses
) C$ L' D5 ], yFree space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
: v% X, p4 }4 C3 w9 V1 s5 O* HBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
; k; z9 y: D3 U0 |( p# JTX的部份確實比較care eye-diagram的好壞
5 K' b4 L6 ^( X) Z1 M' Uex: rise/fall time, jitter
5 y. X7 v" l% }  W! }% _3 N知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。