低压工艺设计高压电路的害处？

chaojixin · 發表於 2010-3-24 22:25:49

具体是想用2.5V工艺设计3.0～3.7V转5V的charge pump regulator或者boost DC-DC，这主要的危害在哪里呢？有什么办法解决吗？（换工艺除外）

谢谢！！！

lss510 · 發表於 2010-4-21 18:37:17

2.5 V的工藝?看不懂你的意思,請問是製程0.35um或0.25um的意思嗎? 基本上超過他的breakdown電壓就不行了吧,可能你需要作一個內部LDO regulator來supply你的其它電路喔,

patrick02046 · 發表於 2012-4-7 21:41:27

很難吧。低壓的gate oxide不夠厚，很容易gate 被擊穿。 VDS的耐壓還可以賭賭看。

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 低压工艺设计高压电路的害处？