使用TSMC Model來設計，但在VIS下IC?????

seanyang1337 · 發表於 2010-4-23 13:39:55

至各界先進:
有人使用TSMC Model來設計，但在VIS下IC的嗎?????

dysyase · 發表於 2010-4-26 21:10:29

少來了~你這樣~會死的比較快~~
不過如果你是要設計一顆石頭~~這樣做~成功的機會~會比較高~

vincent_p0593 · 發表於 2010-4-27 11:09:58

請問為什麼不行?他們內部不是常相互支援嗎?
或是更細項些130G OK, 130HV no good?...

dysyase · 發表於 2010-4-27 15:38:10

我所學到的是~用哪家的製程檔就去哪家下~同製程檔不同公司~不會有同樣結果
除非有COWORK~::::相互支援::::應該是較低階的吧
~有錯請不令指教

dennyan · 發表於 2010-4-30 10:42:33

如果是一般較普遍的制程
如0.5um/0.35um/0.25logic
t和v是相通的
v在t內部是叫fab-9
而且你去看v的0.5um的design rule根本和t 一模一樣
只有封面不同
所以還是要看看是那個制程才可以確認

tcsungeric · 發表於 2010-5-1 12:53:55

SPICE model是根據Fab的製程能力與參數給予designer作為電路設計的模擬參考, 除非兩個Fab的製程參數完全一樣, 否則你用T公司的SPICE model去設計, 卻到V公司投片, 相信即使晶片能function work, 但它應該達不到你的設計要求.

chaojixin · 發表於 2010-5-1 15:01:12

拜读了！！！！！！！！！！！！

levimax520 · 發表於 2010-5-1 21:54:56

製程不一樣

取出的參數也不一樣巴....

nivek · 發表於 2010-5-3 10:08:26

建議製程細節差異與T公司窗口討論，這樣才比較準確!

z753951 · 發表於 2010-6-11 20:50:41

PDK不一樣...所提供的元件應該也不大相同吧?即使一樣...一些製程參數也不一樣...如果要換的話...你只能打掉重練...

niko0417 · 發表於 2010-10-28 16:25:21

也不是不行
Tapeout 那天要去行天宮拜一下就是

		自動登錄	找回密碼
密碼			申請會員

[問題求助] 使用TSMC Model來設計，但在VIS下IC?????