Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5343|回復: 3
打印 上一主題 下一主題

[問題求助] 新手誠心的發問~~~

[複製鏈接]
跳轉到指定樓層
1#
發表於 2010-5-8 14:50:04 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我想問!!
# Z/ _$ v& ~# z* l! v8 F  A! s& e: ~0 h% v9 B
如果再畫一個類比跟數位都在一起的電路該怎麼畫會比較好??4 S0 c$ X' n9 _% [
0 Q5 j  V0 q+ C$ Q
該注意些什麼小細節??/ ]8 x* H& |0 R( G4 v" L( a
" l: d7 k# N* o  D
還有面積 跟 把線(MT)橫跨過MOS(會產生寄生電容)要如何取捨??(跨過數位和類比的mos)
3 L: k; Y8 h& N1 b& c) t9 D/ M6 |7 G  t: C+ v( `! G/ p0 @
假如VDD W為5u那麼我的 VDD Line W該為多少比較合適
9 b2 ?. J. w8 A, ~6 n. e4 v8 r3 u3 J- J8 J" k& o. A9 Q. S
應為我都會把 VDD Line畫得比5u小一點點 像是3u左右!!( c4 L6 D. {# ^! ^

8 e0 n7 a" @, b6 x2 Z$ R. t' i我覺得這樣可以補旁邊有空隙的地方補滿!!可是有人說這樣畫造成多餘得浪費
3 v3 n- M0 q7 p3 v* Q! p5 h7 [9 i8 O1 a
所以與其有空洞的地方比較好 還是想辦法補滿會比較好!!, Q. l2 g# A4 V% v4 d
(簡單來說像是把線畫粗一點 或者是明明已經接去vdd了 還硬要多畫一條接去vdd之類的)4 C+ L; a2 k% g

  X9 N" _9 ?6 W) M. i* x不好意思 問題很多 因為剛學不久 很多小地方根本還沒了解 如果看不清楚我在問什麼 也請糾正我
, E: m- t' Y- o1 ]. n0 G3 `% l- D% N5 c2 r! D
我會再詳細的解釋!!  謝謝!!
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2010-5-10 23:42:00 | 只看該作者
我學長說....
  v- q" ]" {/ g  S經驗很重要....
( n) y% Y7 m3 }; rN/PMOS的特性要看懂L/W$ A+ Z/ d/ B2 [4 X
R、L、C的類比跟數位的畫法也大概要知道.....
# R4 O+ x7 o. t! Y+ y還是去書局或圖書館找有關VLSI佈局技巧或CMOS IC設計等書籍3 G6 B# ~# S8 g5 G1 l( B
要馬花錢去CIC上課....5 n, \/ D: Y5 a* |
會用hspice模擬的話 就自己模擬看看 那些面積大小的差異與好壞0.0
" q' c. H$ n; V$ w* K0 j我也是新手~學長都這樣跟我說= ="
3#
發表於 2010-5-14 10:28:31 | 只看該作者
我的做法如下,, n" q9 c- a4 {3 j$ e* `: J
1.先考慮有沒有足夠的SIZE,若有我會讓digital and analog 吃不同的POWER and GND* K* o% k7 v2 @( {* ~) X; U, ?
2.至於POWER要畫多寬,其實應該以該circuit吃多少電流而定,我通常還會再大1.5倍! `* m) P! U) ~5 r+ F
3.跨線的原則,clock訊號不誇MOS而且做shelding
$ S  ~  x5 Y* G7 k1 G  OP input MOS 不能有跨線
4#
發表於 2010-6-3 22:50:43 | 只看該作者
THXS FOR 3F SHOWS!!!
5 Q, r$ ?6 s# {( r
; c9 O3 Y& z5 ?. ?5 i- d# I4 BIT'S VERY USELFUL
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 07:16 AM , Processed in 0.155009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表