設計問題

m851055

在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，

Source端及Body端接GND，而Gate所接之電路此時不會給gate任何

6 B' z! n+ k' \, C3 l電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
6 b( u4 T" ^4 `
，這是為何?
2 z' k1 t7 ~3 ]7 T$ m( ^
' Q& X" h" Y$ ]電路可以想像成一個NMOS，NMOS Drain接電源16V，

Source端及Body端接GND，而Gate是所要看的結果。

hisanick

會不會是因為那點電壓 undefine 的原因，所以存在了 vt